Фильтр hello-world С Новым Годом! Уже 2015-й! Марсополз или Ползун VHDL FPGA Altera Немного самолетов главы 1 1 и 1 Cyclone IV Скоро Новый Год! симуляция Quartus II Altera Quartus II MBFTDI core miner интерпретатор Yosys Open SYnthesis Suite редактор Quartus ПЛИС Winrad Verilog примеры Active Serial Delta-Sigma DAC ADC1175 Virtual JTAG Как улучшить проект USB Clock Domain Cross Атлантис в космосе Дешифратор LVSD make vmlinux Sigasi debug VT100 Симулятор в Quartus v13 testbench фреймбуффер Опять 25 Verilog игра жизнь асинхронный сброс защелка отладка LFSR последовательный порт