МАРСОХОД

Open Source Hardware Project

Результат поиска: найдено 8 объектов.

Поиск:
Искать только в:

1. Изучение Altera Quartus II и Quartus Prime
(Uncategorised)
... САПР позволяет проектировать логику работы микросхем схемотехнически и на языках программирования AHDL, VHDL, Verilog и других. Среда программирования Altera Quartus II так же позволяет производить симуляцию ...
Создано 15 Сентябрь 2010
2. Пошаговая инструкция для Quartus II: сделаем сумматор
(Разное)
... t File. Это действие создаст новый компонент, который можно будет устанавливать в другие ваши схемы. Можно создавать компоненты из файлов Verilog, VHDL, AHDL, из схем. Шаг 20. Обратите вниман ...
Создано 11 Июль 2010
3. Введение в Verilog, Второй урок. Иерархия проекта.
(Разное)
... (Verilog, VHDL, AHDL, и даже выполнены в виде схемы). На самом деле – это все дело вкуса и возможностей компилятора (синтезатора), а так же требований заказчика. Поскольку у нас уроки Verilog, то будем ...
Создано 07 Июль 2010
4. Пошаговая инструкция: создаем проект Quartus II
(Разное)
... редакторе. Очень удобно. Я расскажу об этом как нибудь в другой раз. Сейчас в этом диалоге мы можем выбрать создание файла на языках описания аппаратуры: AHDL, VHDL, Verilog и других. Я выбираю Verilog ...
Создано 30 Июнь 2010
5. Подборка статей и книг по программированию ПЛИС и языкам Verilog, VHDL, AHDL
(Разное)
...  Язык описания цифровых устройств AlteraHDL (Антонов).djvu Языки VHDL и Verilog в проектировании цифровой аппаратуры (Поляков).djvu Языки VHDL и VERILOG в проектировании цифровой аппаратуры (Поляков).pdf ...
Создано 03 Май 2010
6. Часики
(Комментарии)
А с алгоритмом работы можете пояснить? Хотя бы последовательно сть инициализации дисплея для шины 8бит, ну и вывод символа к примеру...можно если есть пример кода на VHDL или Verilog или AHDL... а то в ...
Создано 21 Февраль 2013
7. Часики
(Комментарии)
А с алгоритмом работы можете пояснить? Хотя бы последовательно сть инициализации дисплея для шины 8бит, ну и вывод символа к примеру...можно если есть пример кода на VHDL или Verilog или AHDL... а то в ...
Создано 21 Февраль 2013
8. Триггер
(Комментарии)
Подскажите, пожалуйста, как описать Т-триггер? В AHDL можно указать тип триггера. Можно ли это в verilog провернуть? ...
Создано 08 Август 2017
ВКонтакте  facebook  GitHub  YouTube  Twitter
Вы здесь: Начало Статьи о разном