Sidebar

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

Altera FPGA Программатор USB алгоритм форсунки плата Марсоход more then moore Декодер Modelsim Verilog HDL Описание интерфейса PS2 ARM core Интересное WiFi cgminer Марсоход3 Quartus Prime JTAG Scratch Verilog testbench Quartus II скрипт пила Как улучшить проект USB MAX II TAP Controller Quartus амплитудная модуляция триггер контроллер памяти управление ИК приемник Видеоигра Теннис Altera RTLViewer FTDI измерение data processing Марсоход2bis Телескоп VHDL Verilog симуляция Verilog VPI Персеиды фреймбуффер уроки Altera Quartus II которые меня беспокоили SDRAM шаговый двигатель

Комментарии

  • Программное обеспечение

    Perry 26.01.2021 13:47
    Ridiculous sttory there. What happened after? Take care! hub.docker.com/.../...

    Подробнее...

     
  • Скачиваем САПР Intel Quartus Prime

    Essie 26.01.2021 12:34
    Vóc dáng của nữ diễn viên sau khi giảm cân. Sở dĩ như vậy vì trong giấc ngủ, cơ thể sản sinh ra nhiều ...

    Подробнее...

     
  • Verilog System Tasks

    ateff 26.01.2021 08:48
    Я вот что-то не совсем понимаю смысла вподобного рода симуляции. Верилог всё-таки не язык программировани ...

    Подробнее...

     
  • Поговорим о USB.

    Angie 26.01.2021 00:37
    Nước muối đẩy lùi vi khuẩn cư trú ở nang lông bị tắc và thúc đẩy quá trình phục hồi da chết. Muối ...

    Подробнее...

     
  • Отрисовка спектра сигнала в программе на Python

    Amee 25.01.2021 16:55
    [censored] for sale from canada [censored] pill for women wiki.concepthut.com/.../...

    Подробнее...

На форуме

  • Нет сообщений для показа
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Плата Марсоход
    • Проекты
  • Плата Марсоход2
    • Описание платы Марсоход2
    • Описание платы Марсоход2bis
    • Проекты
    • Amber ARM SoCAmber ARM SoC
    • Шилд разъемов
    • Шилд Ethernet
    • Шилд 7-ми сегментного индикатора
  • Марсоход2RPI
    • Проекты
  • Плата Марсоход3
    • Проекты
    • MIPSfpga

Результат поиска: найдено 9 объектов.

Совпадение
Ограничение области поиска
1. Динамический сдвиг фазы частоты с PLL
(Разное)
... каталога. В нем выбираете Library => Basic Functions => Clocks; PLLs and Resets => PLL => ALTPLL. Остальные настройки - все как и раньше. Сейчас я хочу рассказать о возможности динамически сдвигать фазу ...
Создано 13 апреля 2017
2. Использование PLL
(Разное)
... через меню Tools => MegaWizard Plug-In Manager. Выбираем Create a new custom megafunction variation и нажимаем Next. В новом окне, слева выбираем Installed Plug-Ins => I/O => ALTPLL. Справа выбираем ...
Создано 07 сентября 2012
3. Использование PLL
(Комментарии)
52,5 МГц
Создано 21 февраля 2017
4. Использование PLL
(Комментарии)
Здравствуйте! Объясните пожалуйста. Если на вход ALTPLL с настройками < вход.частота 100 МГц, вых.частота 50МГц > подать не 100, а 105 МГц, то какая частота будет на выходе? ...
Создано 21 февраля 2017
5. Использование PLL
(Комментарии)
Действительно внешние генераторы нужно/желательн о подключать к специальным пинам ПЛИС - это так называемые dedicated pins спасибо за ответ!
Создано 12 марта 2013
6. Использование PLL
(Комментарии)
Действительно внешние генераторы нужно/желательн о подключать к специальным пинам ПЛИС - это так называемые dedicated pins
Создано 12 марта 2013
7. Использование PLL
(Комментарии)
... квартус выдал, что входной пин altpll не подключен к специальному входу PLL.Помогите разобраться пожалуйста. ...
Создано 12 марта 2013
8. USB Трекер (Анализатор)
(Комментарии)
все правильно. Картинка сигналтапа приведена для lowspeed устройства. При этом этот же проект будет работать и с FullSpeed. Проект автоматически определяет скорость устройства и соответственно переключает ...
Создано 06 сентября 2013
9. USB Трекер (Анализатор)
(Комментарии)
... это состояние характерно для LowSpeed (1.5 мегабита), а не для FullSpeed (12 мегабит). 2. Файл usb_recv.v , строки //clock should be 12Mhz input wire clk, но если посмотреть на altpll0 , выход c0, то можно ...
Создано 05 сентября 2013

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

Программатор уроки Quartus II icarus-verilog MBFTDI воздушная подушка синтезатор Продуваем форсунки Симулятор ModelSim ModelSim Quartus Prime Quartus II Часть2 Комбинаторная логика Отладка Altera Cyclone IV ПЛИС Пожар в ДатаЦентре Brainfuck blakecoin SignalTap тонкий клиент Icarus Модель фуникулера симуляция Verilog анимация игрушки синхронное ФИФО терминал WiFi последовательный порт CPLD АЦП Intel coprocessor Verilog кормушка Странная идея синус ПЛИС внутри ПЛИС ALARM программатор MBFTDI компилятор C Open Hardware Python bugfix Плата Марсоход2 и Matlab Simulink платы плата Марсоход Марсоход2

Комментарии

  • Программное обеспечение

    Perry 26.01.2021 13:47
    Ridiculous sttory there. What happened after? Take care! hub.docker.com/.../...

    Подробнее...

     
  • Скачиваем САПР Intel Quartus Prime

    Essie 26.01.2021 12:34
    Vóc dáng của nữ diễn viên sau khi giảm cân. Sở dĩ như vậy vì trong giấc ngủ, cơ thể sản sinh ra nhiều ...

    Подробнее...

     
  • Verilog System Tasks

    ateff 26.01.2021 08:48
    Я вот что-то не совсем понимаю смысла вподобного рода симуляции. Верилог всё-таки не язык программировани ...

    Подробнее...

     
  • Поговорим о USB.

    Angie 26.01.2021 00:37
    Nước muối đẩy lùi vi khuẩn cư trú ở nang lông bị tắc và thúc đẩy quá trình phục hồi da chết. Muối ...

    Подробнее...

     
  • Отрисовка спектра сигнала в программе на Python

    Amee 25.01.2021 16:55
    [censored] for sale from canada [censored] pill for women wiki.concepthut.com/.../...

    Подробнее...

На форуме

  • Нет сообщений для показа

Реклама