Sidebar

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

ИК приемник Gray counter Amber светодиодная лента управление Появились платы Altera декодер Altera Quartus II SDRAM testbench шифр USB host M02mini Улучшенный проект Частотомер Программное обеспечение Марсоход2bis счетчик по модулю технология микросхем Проект машинки Марсоход модули Verilog С Новым Годом! Уже 2015-й! мышь Опять 25 связь через USB Verilog HDL модуль на Verilog светодиод Raspberry VHDL RTLViewer Cyclone III Linux Intel Quartus Prime защелка Марсоход2RPI Plastic Optical Fiber ПЛИС FPGA Cyclone IV клеточный автомат марсоход Пожар в ДатаЦентре Cycloen 10GX MBFTDI Спектр сигнала MAX10 результат GPIO

Комментарии

  • Quartus II. Часть3. Регистровая логика.

    cialis pills 22.01.2021 04:25
    [censored] pills: tadalafil.cleckleyfloors.com/ (https://tadalafil.cleckleyfloors.com/)

    Подробнее...

     
  • КИХ фильтр на Verilog

    Clint 22.01.2021 03:08
    I invite you to take a small break in yоur ɗay tо join mе in a zen and full οf sweetness. Stоp ƅy my ...

    Подробнее...

     
  • Частотомер

    Tesha 21.01.2021 21:34
    Hi to every one, the contents present at this website are really awesome for people experience, well ...

    Подробнее...

     
  • USB-JTAG MBFTDI Programming Device

    herbal cialis 21.01.2021 19:45
    herbal [censored]: tadalafili.com/ (https://tadalafili.com/)

    Подробнее...

     
  • Расчет коэффициентов компенсационного FIR фильтра в GNU Octave.

    Clifford 21.01.2021 13:21
    This is my first time go to see at here and i am genuinely pleassant to read all at one place. my ...

    Подробнее...

На форуме

  • Нет сообщений для показа
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Плата Марсоход
    • Проекты
  • Плата Марсоход2
    • Описание платы Марсоход2
    • Описание платы Марсоход2bis
    • Проекты
    • Amber ARM SoCAmber ARM SoC
    • Шилд разъемов
    • Шилд Ethernet
    • Шилд 7-ми сегментного индикатора
  • Марсоход2RPI
    • Проекты
  • Плата Марсоход3
    • Проекты
    • MIPSfpga

Результат поиска: найдено 9 объектов.

Совпадение
Ограничение области поиска
1. Динамический сдвиг фазы частоты с PLL
(Разное)
... каталога. В нем выбираете Library => Basic Functions => Clocks; PLLs and Resets => PLL => ALTPLL. Остальные настройки - все как и раньше. Сейчас я хочу рассказать о возможности динамически сдвигать фазу ...
Создано 13 апреля 2017
2. Использование PLL
(Разное)
... через меню Tools => MegaWizard Plug-In Manager. Выбираем Create a new custom megafunction variation и нажимаем Next. В новом окне, слева выбираем Installed Plug-Ins => I/O => ALTPLL. Справа выбираем ...
Создано 07 сентября 2012
3. Использование PLL
(Комментарии)
52,5 МГц
Создано 21 февраля 2017
4. Использование PLL
(Комментарии)
Здравствуйте! Объясните пожалуйста. Если на вход ALTPLL с настройками < вход.частота 100 МГц, вых.частота 50МГц > подать не 100, а 105 МГц, то какая частота будет на выходе? ...
Создано 21 февраля 2017
5. Использование PLL
(Комментарии)
Действительно внешние генераторы нужно/желательн о подключать к специальным пинам ПЛИС - это так называемые dedicated pins спасибо за ответ!
Создано 12 марта 2013
6. Использование PLL
(Комментарии)
Действительно внешние генераторы нужно/желательн о подключать к специальным пинам ПЛИС - это так называемые dedicated pins
Создано 12 марта 2013
7. Использование PLL
(Комментарии)
... квартус выдал, что входной пин altpll не подключен к специальному входу PLL.Помогите разобраться пожалуйста. ...
Создано 12 марта 2013
8. USB Трекер (Анализатор)
(Комментарии)
все правильно. Картинка сигналтапа приведена для lowspeed устройства. При этом этот же проект будет работать и с FullSpeed. Проект автоматически определяет скорость устройства и соответственно переключает ...
Создано 06 сентября 2013
9. USB Трекер (Анализатор)
(Комментарии)
... это состояние характерно для LowSpeed (1.5 мегабита), а не для FullSpeed (12 мегабит). 2. Файл usb_recv.v , строки //clock should be 12Mhz input wire clk, но если посмотреть на altpll0 , выход c0, то можно ...
Создано 05 сентября 2013

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

MAX II анимация игрушки Немного самолетов ПЛИС Verilog simulator Verilog Quartus II Amber JTAG VHDL ИК приемник SDR радио приемник КИХ Часики Некоторые итоги Плата Марсоход2 Quartus Prime триггер miner Зажигаем ёлку! FT2232H Марсоход ИК интерфейс гитара тест ОЗУ Эффект Эхо тестбенч плата Марсоход Raspberry Pi3 Game HSYNC Altera Quartus II Android Космос Апгрейд Подмосковных вечеров icarus Spectra-Q always Decoder Blockchain Altera декодер кошка Icarus Verilog winrad dll но не выиграли семи-сегментный индикатор Verilog HDL HDMI

Комментарии

  • Quartus II. Часть3. Регистровая логика.

    cialis pills 22.01.2021 04:25
    [censored] pills: tadalafil.cleckleyfloors.com/ (https://tadalafil.cleckleyfloors.com/)

    Подробнее...

     
  • КИХ фильтр на Verilog

    Clint 22.01.2021 03:08
    I invite you to take a small break in yоur ɗay tо join mе in a zen and full οf sweetness. Stоp ƅy my ...

    Подробнее...

     
  • Частотомер

    Tesha 21.01.2021 21:34
    Hi to every one, the contents present at this website are really awesome for people experience, well ...

    Подробнее...

     
  • USB-JTAG MBFTDI Programming Device

    herbal cialis 21.01.2021 19:45
    herbal [censored]: tadalafili.com/ (https://tadalafili.com/)

    Подробнее...

     
  • Расчет коэффициентов компенсационного FIR фильтра в GNU Octave.

    Clifford 21.01.2021 13:21
    This is my first time go to see at here and i am genuinely pleassant to read all at one place. my ...

    Подробнее...

На форуме

  • Нет сообщений для показа

Реклама