Sidebar

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

Quartus II Марсоход2bis как программировать тестбенч VHDL ПЛИС CPLD КИХ Forth Intel USBTerm Quartus Prime MINGW Altera Amber последовательный порт Verilog Gotchas Марсоход3 SDRAM driver crosstool-ng MAX10 MBFTDI Убить MAX decoder алгоритм Verilog HDL FIFO USB дескрипторы verilog отладка схемотехника НАНО-паяльник MAX II Плата в PCAD2002 Full-step АЛЬТЕРА TAP Controller Python марсоход2 Android Verilog Yosys Open SYnthesis Suite синтезатор Spectra-Q RTLViewer Часть2 Комбинаторная логика FPGA температура

Комментарии

  • ПИ-Гаджет

    Tammie 12.04.2021 05:15
    Great post! We are linking to this great content on our site. Keep up the great writing. Feel free ...

    Подробнее...

     
  • Интел анонсировала выпуск новых FPGA Cyclone 10

    Helen 09.04.2021 04:40
    Промокоды — отличный способ привлечения новых клиентов интернет-магази нами, повышения их лояльности ...

    Подробнее...

     
  • Интел анонсировала выпуск новых FPGA Cyclone 10

    Dinah 07.04.2021 09:01
    Промокод может быть однократным (один покупатель — одна покупка) или многократным (и сам покупаешь ...

    Подробнее...

     
  • Verilog System Tasks

    ateff 26.01.2021 08:48
    Я вот что-то не совсем понимаю смысла вподобного рода симуляции. Верилог всё-таки не язык программировани ...

    Подробнее...

     
  • Проект FPGA для платы Марсоход2bis и платы расширения с 7-ми сегментным индикатором

    foxtail 15.01.2021 11:51
    Так. Проблема во мне. Я не той стороной вставил плату. Можно удалить мой предыдущий коммент.

    Подробнее...

На форуме

  • Нет сообщений для показа
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Плата Марсоход
    • Проекты
  • Плата Марсоход2
    • Описание платы Марсоход2
    • Описание платы Марсоход2bis
    • Проекты
    • Amber ARM SoCAmber ARM SoC
    • Шилд разъемов
    • Шилд Ethernet
    • Шилд 7-ми сегментного индикатора
  • Марсоход2RPI
    • Проекты
  • Плата Марсоход3
    • Проекты
    • MIPSfpga

Результат поиска: найдено 9 объектов.

Совпадение
Ограничение области поиска
1. Динамический сдвиг фазы частоты с PLL
(Разное)
... каталога. В нем выбираете Library => Basic Functions => Clocks; PLLs and Resets => PLL => ALTPLL. Остальные настройки - все как и раньше. Сейчас я хочу рассказать о возможности динамически сдвигать фазу ...
Создано 13 апреля 2017
2. Использование PLL
(Разное)
... через меню Tools => MegaWizard Plug-In Manager. Выбираем Create a new custom megafunction variation и нажимаем Next. В новом окне, слева выбираем Installed Plug-Ins => I/O => ALTPLL. Справа выбираем ...
Создано 07 сентября 2012
3. Использование PLL
(Комментарии)
52,5 МГц
Создано 21 февраля 2017
4. Использование PLL
(Комментарии)
Здравствуйте! Объясните пожалуйста. Если на вход ALTPLL с настройками < вход.частота 100 МГц, вых.частота 50МГц > подать не 100, а 105 МГц, то какая частота будет на выходе? ...
Создано 21 февраля 2017
5. Использование PLL
(Комментарии)
Действительно внешние генераторы нужно/желательн о подключать к специальным пинам ПЛИС - это так называемые dedicated pins спасибо за ответ!
Создано 12 марта 2013
6. Использование PLL
(Комментарии)
Действительно внешние генераторы нужно/желательн о подключать к специальным пинам ПЛИС - это так называемые dedicated pins
Создано 12 марта 2013
7. Использование PLL
(Комментарии)
... квартус выдал, что входной пин altpll не подключен к специальному входу PLL.Помогите разобраться пожалуйста. ...
Создано 12 марта 2013
8. USB Трекер (Анализатор)
(Комментарии)
все правильно. Картинка сигналтапа приведена для lowspeed устройства. При этом этот же проект будет работать и с FullSpeed. Проект автоматически определяет скорость устройства и соответственно переключает ...
Создано 06 сентября 2013
9. USB Трекер (Анализатор)
(Комментарии)
... это состояние характерно для LowSpeed (1.5 мегабита), а не для FullSpeed (12 мегабит). 2. Файл usb_recv.v , строки //clock should be 12Mhz input wire clk, но если посмотреть на altpll0 , выход c0, то можно ...
Создано 05 сентября 2013

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

марсоход2 САПР 1 для начинающих демультиплексор Altera Microsoft плата Марсоход ЭФО Jtag Server MAX10 Майнер с алгоритмом Blake FPGA USB core function Марсоход2 тестбенч Частотомер редактор initial statement ModelSim Quartus Prime Синтез звука USBTerm последовательный порт testbench always синтезатор Сделаем САМИ простое непростое USB устройство машинка Altera RTLViewer отладка Апгрейд Подмосковных вечеров SDRAM ползун OpenOCD ПЛИС MAX II ПЛИС внутри ПЛИС USB cable Altera Quartus II DE10-Standard измерение частоты тона теннис Quartus II Марсоход3 Амплитудная модуляция Enigma Введение в Verilog

Комментарии

  • ПИ-Гаджет

    Tammie 12.04.2021 05:15
    Great post! We are linking to this great content on our site. Keep up the great writing. Feel free ...

    Подробнее...

     
  • Интел анонсировала выпуск новых FPGA Cyclone 10

    Helen 09.04.2021 04:40
    Промокоды — отличный способ привлечения новых клиентов интернет-магази нами, повышения их лояльности ...

    Подробнее...

     
  • Интел анонсировала выпуск новых FPGA Cyclone 10

    Dinah 07.04.2021 09:01
    Промокод может быть однократным (один покупатель — одна покупка) или многократным (и сам покупаешь ...

    Подробнее...

     
  • Verilog System Tasks

    ateff 26.01.2021 08:48
    Я вот что-то не совсем понимаю смысла вподобного рода симуляции. Верилог всё-таки не язык программировани ...

    Подробнее...

     
  • Проект FPGA для платы Марсоход2bis и платы расширения с 7-ми сегментным индикатором

    foxtail 15.01.2021 11:51
    Так. Проблема во мне. Я не той стороной вставил плату. Можно удалить мой предыдущий коммент.

    Подробнее...

На форуме

  • Нет сообщений для показа

Реклама