Язык описания аппаратуры Verilog HDL

1. FPGA & CPLD блог

(Категория)

FPGA & CPLD Блог САПР Altera Quartus II / Intel Quartus Prime, язык Verilog HDL, FPGA Cyclone III, Cyclone IV, MAX II, MAX10. Платы разработчика серии Марсоход, Марсоход2, Марсоход3.  ...

Создано

2. Плата Марсоход3

(Разное)

Мы сделали плату Марсоход3 на базе CPLD MAX10!!!!! Подробнее вот здесь... Ну и, конечно, уже можно купить в нашем интернет магазине.    ...

Создано 11 Август 2015

3. Плата Марсоход3

(Общая информация)

Плата Марсоход3 предназначена для изучения технологии ПЛИС и создания устройств средней сложности. Эта плата визуально похожа на свою предшественницу, плату Марсоход2, но имеет несколько принципиальных ...

Создано 10 Август 2015

4. Появились платы

(Разное)

... сожалению, из-за изменений курса рубля изменились цены на платы. Мы не знаем, какие они будут через месяц или два - жизнь покажет. Сейчас цены такие: Плата Марсоход, Altera CPLD MAX II 240 логических ...

Создано 13 Январь 2015

5. Идея для вашего стартапа.

(Разное)

... самом деле, программируемые чипы в виде FPGA или CPLD существуют, а программируемых плат или breadboard - нет. Ну или по крайней мере я не слышал. Программируемая печатная плата - вот это было бы здорово. ...

Создано 03 Декабрь 2014

6. Архитектура ПЛИС (FPGA)

(Разное)

... Ниже есть некоторые примеры из документации на разные типы ПЛИС. Рис. 2. Базовый логический элемент CPLD MAX II компании Альтера. Здесь хорошо видны LUT и D-Триггер хранения результата. Ниже, на ...

Создано 20 Январь 2014

7. Проекты Altera Quartus II для плат Марсоход, Марсоход2 и Марсоход3

(Общая информация)

... изучение с "Почти пустого проекта" для платы Марсоход или с "Первого проекта" для платы Марсоход2. Плата Марсоход. CPLD Altera MAX II. Список проектов.   Плата Марсоход2. ...

Создано 14 Сентябрь 2012

8. OpenCores

(ARM System-on-Chip)

... Amber ARM, OpenRisc 1000, OpenRisc 2000, Z80! Тут даже есть Reduced AVR Core For CPLD – это же наш проект с сайта marsohod.org! Да-да, вы и сами можете поделиться со всем миром своими собственными наработками ...

Создано 13 Сентябрь 2012

9. Логический анализатор SignalTap.

(Разное)

В состав комплекта ПО Altera Quartus II входит логический анализатор SignalTap. Его использование возможно только с микросхемами FPGA, которые имеют встроенные блоки памяти. В микросхемах CPLD встроенной ...

Создано 08 Сентябрь 2012

10. Подключение платы Марсоход к телефону с ОС Android

(Проекты Altera Quartus II для платы Марсоход)

... плате Марсоход нет аналогового входа, куда можно было бы подавать звук с телефона. Все входы ПЛИС (Altera  CPLD) на плате Марсоход цифровые. Я не умею писать программы для Android. Понятно, ...

Создано 09 Июнь 2012

11. Реализация SIN и COS на Verilog

(Язык описания аппаратуры Verilog HDL)

... и так далее. По этой причине в этой статье я не буду собственно реализовывать синус на Verilog для синтеза в FPGA / CPLD. Вместо этого, я постараюсь предложить некий Verilog testbench для проверки правильности ...

Создано 22 Май 2012

12. USB-JTAG MBFTDI Programming Device

(Разное)

If someone wants to work with FPGA or CPLD he needs a programming cable. Simplest programming cable for Altera devices is Altera ByteBlaster. Unfortunately it uses PC’s parallel port, which already ...

Создано 13 Апрель 2012

13. Программатор MBFTDI в среде Altera Quartus II

(Разное)

... даже для тестирования сигналов FPGA с помощью средства Altera SignalTap: Эта возможность недоступна для платы Марсоход, так как там используется CPLD MAX II, но зато эта функция очень важна и работает ...

Создано 19 Март 2012

14. Процедурная музыка для Марсохода

(Проекты Altera Quartus II для платы Марсоход)

... к счастью), а это 15% ёмкости CPLD; блок для деления не влезает вообще.   Итак, реализован механизм генерации музыкоподобного звука для Марсохода. Если сравнивать с реализацией такой же функции ...

Создано 20 Декабрь 2011

15. Управление платой Марсоход через JTAG

(Проекты Altera Quartus II для платы Марсоход)

... UsbBlaster в связке с CPLD MAX II. Использовать его для реализации чистой USB функции нельзя. Чип Cypress - это всего лишь USB2 PHY. Чтобы его использовать нужно как-то в Cyclone реализовать USB функцию, ...

Создано 28 Октябрь 2011

16. Фоторамка. Часть3. Фреймбуффер.

(Проекты Altera Quartus II для платы Марсоход)

Выбор чипа для фреймбуфера фоторамки оказался не простым. Изначально был соблазн использовать статическое ОЗУ. Оно имеет очень простой интерфейс - данные, адреса, и, практически один управляющий сигнал ...

Создано 14 Сентябрь 2011

17. Новая версия программы для прошивки ПЛИС с помощью mbftdi

(Разное)

... Это делает возможным исполнение SVF файлов сгенерированных не только для CPLD, но и для FPGA. Обработка опционального параматра MASK ведется более корректно. Добавленны обработчики для команд HDR, HIR, ...

Создано 29 Август 2011

18. Программатор USB

(Разное)

... ый вывод: C:\Altera\marsohod\mBlasterFtdi\windows\Release>mbftdi.exe ..\..\common\test1.svf mbftdi - burn MAX2 CPLD from Altera Vector Programming File *.svf FTDI port to JTAG is used for programm ...

Создано 25 Июль 2011

19. Исходный код тестбенча для мПЛИС (проект ПЛИС внутри ПЛИС)

(Исходный код)

  //testbench for mini_cpld   module test;   //64 bytes array used for cpld image reg [7:0] value[0:63]; integer i,j,a,b,c;   ...

Создано 20 Июнь 2011

20. Исходный код ПЛИС внутри ПЛИС

(Исходный код)

...    module mini_cpld(     input wire  ldclk,     input wire  ldi, //load data input     output reg  ldo, //load data output ...

Создано 20 Июнь 2011