Язык описания аппаратуры Verilog HDL

1. Базовые принципы построения FIFO. ...

(Разное)

Очередь FIFO (First In, First Out) представляет собой циклический буфер, где будут храниться помещаемые в очередь данные. Есть два указателя: указатель на «голову» очереди (head) и указатель на «хвост» ...

Создано 16 марта 2012

2. Симуляция usbhost контроллера

(FPGA & Verilog блог)

... контроллера есть: входное FIFO, модуль generic_fifo_dc_gray fifo_in, сюда складываются все входящие команды и данные; выходное FIFO, модуль generic_fifo_dc_gray fifo_out, отсюда внешние устройства ...

Создано 18 марта 2020

3. USB хост контроллер

(Проекты Intel Quartus Prime для платы Марсоход3)

... контроллер. Модуль serial принимает байты и передает их в USB хост контроллер через шину wdata[7:0] с управляющим сигналом wr. Контроллер реализует интерфейс FIFO: в него можно записать байтами последовательность ...

Создано 05 марта 2020

4. Обзор меню САПР Quartus Prime

(Intel Quartus Prime)

... й выходов, FIFO, ROM, RAM, DUAL-PORT-RAM с нужными вам параметрами, разрядностью данных, с заданными управляющими сигналами. 4. Меню Project. Здесь довольно много всего. Я расскажу только про сам ...

Создано 16 октября 2019

5. MBFTDI программатор на канале B

(FPGA & Verilog блог)

... микросхемы FTDI к своей ПЛИС.  Хотелось бы обратить внимание, что, к сожалению, у микросхемы FT2232HL использование одновременно режима синхронного FIFO на канале A и режима MPSSE/JTAG на канале B ...

Создано 17 февраля 2019

6. Передача данных из Raspbbery Pi3 в FPGA платы Марсоход2RPI

(Проекты Intel Quartus Prime для Марсоход2RPI)

... чтение. Я хочу, чтобы ПЛИС сообщала программе, что ей требуются новые данные. Для чего это нужно? Идея такая. Я делаю внутри ПЛИС приемное FIFO - приходящие данные из Raspberry приходят и записываются ...

Создано 17 апреля 2018

7. Запуск тестовых программ в SoC MIPSfpga на плате Марсоход3

(MIPSfpga в плате Марсоход3)

6nfNwk0P53g Первоначально, вариант обвязки MIPSfpga+ процессора MIPS microAptiv UP для FPGA написал Yuri Panchul на основе обвязки MIPSfpga 1.0 написанной Sarah Harris. Затем MIPSfpga+ существенно развил ...

Создано 18 ноября 2017

8. Сложности разработки USB хоста для проекта USBTerm.

(Проект графического терминала USBTerm)

... проекте в verilog модуле ftdi.v. Там данные приходящие от FTDI чипа на тактовой частоте 60МГц кладутся в приемное FIFO, а вычитываются уже на частоте 148MHz - это частота работы памяти видеоадаптера. Вот ...

Создано 23 февраля 2016

9. Как работает видеоадаптер проекта USBTerm

(Проект графического терминала USBTerm)

... производительность видеопамяти гораздо выше требуемой для видеорежима, то писать в память можно и во время прямого хода развертки, однако, придется в систему добавить парочку FIFO. Модули FIFO хороши ...

Создано 21 января 2016

10. Видеоадаптер для проекта USBTerm

(Проекты Intel Quartus Prime для платы Марсоход3)

... может симулировать и смешанные проекты Verilog+VHDL  с iverilog я не могу симулировать модули созданные с Altera Megafunction Wizard, например, модули PLL или модуль FIFO.. Последний пункт конечно ...

Создано 07 декабря 2015

11. Проект скоростной передачи данных в ПЛИС платы Марсоход3

(Проекты Intel Quartus Prime для платы Марсоход3)

На плате Марсоход3 есть ПЛИС Altera MAX10 и чип FTDI FT2232H.  Для скоростной передачи данных в ПЛИС платы Марсоход3 будем использовать режим синхронного FIFO микросхемы FTDI. Вся подготовительная ...

Создано 01 сентября 2015

12. Скоростная передача данных с платой Марсоход3

(Разное)

... ID и Vendor ID не трогаем! Оставляем как есть 0x6010 и 0x403! Меняем только Hardware Specific опции для канала А и канала В. Устанавливаем режим "245 FIFO": Устанавливаем режим драйвера "D2XX Direct" ...

Создано 25 августа 2015

13. Плата Марсоход3

(Общая информация)

... 12Мбит/сек. В отличие от платы Марсоход2, на платах Марсоход3 и Марсоход3bis возможно использование интерфейса FTDI в режиме синхронного FIFO. Переключить микросхему FTDI в режим синхронного FIFO можно ...

Создано 10 августа 2015

14. Нестабильность проектов ПЛИС

(Разное)

... На самом деле использовать несколько частот можно, но нужно понимать, как ими пользоваться. Будет правильно использовать для передачи данных из одного клокового домена в другой мегафункцию FIFO или двухпортовое ...

Создано 22 апреля 2015

15. Web Server в плате Марсоход2 с Ethernet шилдом.

(Проекты Altera Quartus II для платы Марсоход2)

  Давно хотел сделать такой проект — WebServer в плате Марсоход2. Но хотел сделать не так, как это делают все, с помощью процессора Nios или любого другого. Нет, хотелось сделать именно аппаратный сервер ...

Создано 05 января 2015

16. Блог новичка: Hello World

(Разное)

Первое сентября традиционно ассоциируется с началом учебного года и возвращением в отдохнувшее за время летних каникул здание школы или иного учебного заведения за новыми знаниями. Как человек, давно ...

Создано 01 сентября 2014

17. Простой текстовый терминал.

(Проекты Altera Quartus II для платы Марсоход2)

... кликнуть, чтобы увеличить): Модуль serial принимает байты из последовательного порта на скорости 230400 бит в секунду и записывает их в ФИФО serial_fifo. Модуль sterm читает принятые символы из ФИФО ...

Создано 11 февраля 2014

18. Эффект Эхо

(Проекты Altera Quartus II для платы Марсоход2)

... II: Модуль сумматора “adder” реализован на Verilog HDL. Он конечно не только суммирует. ФИФО для задержки звука у меня довольно длинное. Тут у меня 8 последовательных компонентов FIFO каждый по 2048 ...

Создано 30 декабря 2013

19. Сбор данных от датчиков на плате Марсоход2

(Проекты Altera Quartus II для платы Марсоход2)

... передача данных в ПК. Модуль serial читает имеющиеся данные из FIFO и передает их через выходной пин FTDI_BD1 в микросхему FTDI и далее в ПК. Как работает модуль txtgen? Модуль txtgen написан на языке ...

Создано 08 октября 2013

20. USB Трекер (Анализатор)

(Проекты Altera Quartus II для платы Марсоход2)

... все передать. Буду надеяться, что исследуемые USB устройства не будут занимать всю пропускную способность шины. Поставлю в проекте большое FIFO между USB приемником и передатчиком последовательного порта ...

Создано 03 сентября 2013