Sidebar

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

Управление Marble Machine v2 ПИ-Гаджет MAX10 always make vmlinux процессор Canon RC6 serial port делитель частоты USBTerm Altera Quartus II Altera SL4A семи-сегментный индикатор Генератор Игра River Raid Blockchain Открываем форум! testbench Verilog которые меня беспокоили FPGA VHDL ПЛИС монтаж плат Microsoft Cyclone III светодиод Amber Простая USB функция ИК пульт к компьютеру игра Scratch Verilog Verilog HDL Buttons Android GPIO конденсатор MAX II MIDI-синтезатор hello world Terasic PCAD счетчик грея редактор цифровая схема ByteBlaster НАЧАЛО точка останова Quartus Prime

Комментарии

  • Симуляция SDRAM контроллера в ModelSim

    Karolyn 16.08.2022 20:44
    Премного благодарю ! Заглядываете и также на мой портал : ) Застекленный балкон цены ...

    Подробнее...

     
  • Симулятор ModelSim

    Deanna 16.08.2022 07:07
    Incredible points. Sound arguments. Keep up the gokod effort. my blog pot ege haber: postaizmir.com/ ...

    Подробнее...

     
  • Почти "пустой проект"

    Standlenda 15.08.2022 18:11
    Вот это я четко попала, перед взором плывут 5 лет учебы на ФизФаке))) yarshopcolor.ru/.../...

    Подробнее...

     
  • Простейший интерпретатор Forth в плате M02mini

    Zelma 15.08.2022 03:55
    site: tinyurl.com/2ztvu9h8 (https://tinyurl.com/2ztvu9h8)

    Подробнее...

     
  • Симулятор ModelSim

    Cameron 14.08.2022 07:11
    Hi I amm so glad I found your webpage, I really found you bby error, while I was browsing on Aol for ...

    Подробнее...

На форуме

    • file
    • Inside the Plan to Resurrect Australia's Extinct T...
    • в Наш форум / Вопросы о программаторе MBFTDI
    • от kafa88
    • 3 ч. 27 мин. назад
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Плата Марсоход
    • Проекты
  • Плата Марсоход2
    • Описание платы Марсоход2
    • Описание платы Марсоход2bis
    • Проекты
    • Amber ARM SoCAmber ARM SoC
    • Шилд разъемов
    • Шилд Ethernet
    • Шилд 7-ми сегментного индикатора
  • Марсоход2RPI
    • Проекты
  • Плата Марсоход3
    • Проекты
    • MIPSfpga

Результат поиска: найдено 30 объектов.

Совпадение
Ограничение области поиска
1. О переносе FPGA проектов с одной платы на другую
(Проекты для платы Марсоход2bis)
... 33 -to VGA_BLUE[1] set_location_assignment PIN_135 -to VGA_BLUE[0] set_location_assignment PIN_127 -to VGA_HSYNC set_location_assignment PIN_126 -to VGA_VSYNC set_location_assignment PIN_100 -to ADC_D ...
Создано 01 сентября 2019
2. Подборка проектов для платы Марсоход2bis
(Проекты для платы Марсоход2bis)
...   output wire VGA_HSYNC,   output wire VGA_VSYNC,   //ADC1175 interface   input wire [7:0]ADC_D,   output wire ADC_CLK,   //Shield I/O interface   inout wire [15:0]IO,   //SDRAM (MT48LC4M16A2-75) ...
Создано 26 августа 2019
3. Реализация HDMI в ПЛИС
(Проекты Intel Quartus Prime для платы Марсоход3)
... Там же есть ссылки на всю базовую информацию. Далее, вкратце, мое видение данной темы. Так-же как в VGA, сигналы управления Hsync, Vsync и Vdе вырабатывает синхрогенератор (VHgen). А сигналы RGB в ...
Создано 19 августа 2015
4. Текстовый VGA-модуль на VHDL
(Проекты Altera Quartus II для платы Марсоход2)
... – для данных их ПЗУ. В числе выходов присутствуют сигналы величин цветовых компонентов (r, g, b), сигналы вертикальной (vsync) и горизонтальной (hsync) синхронизации, 14-разрядный адрес запрашиваемого ...
Создано 17 октября 2014
5. Графический дизайн или текст Verilog/VHDL?
(Разное)
...      // outputs:     output reg hsync,     output reg vsync,     );          // video signal parameters, default 1440x900 60Hz     parameter horz_front_porch = 80;     parameter horz_sync = 152;     parameter ...
Создано 30 мая 2013
6. Первый проект для платы Марсоход2
(Проекты Altera Quartus II для платы Марсоход2)
...  синхрогенератор. Я написал на Verilog простой модуль hvsync, который выдает сигналы синхронизации VGA_HSYNC, VGA_VSYNC для VGA и собственно видео сигналы красный VGA_R, зеленый VGA_G, синий VGA_B, которы ...
Создано 06 сентября 2012
7. Анонс новой платы
(Разное)
... ( 5-6-5 бит, реализует High-Color Video Mode) + HSync, VSync сигналы. Пользовательские:          кнопки - 2          светодиоды - 4          I/O пины -      10     Питание от разъема USB. ...
Создано 18 июля 2012
8. Хексовый видеоадаптер
(Проекты Altera Quartus II для платы Марсоход)
...  к GND - это земля 13 - горизонтальная синхронизация (HSYNC) - F1 14 - вертикальная синхронизация (VSYNC)    - F2 Для подключения платки к телевизору нужно сделать другой проводочек: Для получени ...
Создано 02 июня 2011
9. Видеоигра Питон
(Проекты Altera Quartus II для платы Марсоход)
... видео R, G и B выходят на разъем платы Марсоход с контактами F3, F4, F5 соответственно. Сигналы синхронизации выходят на контакты F1 (HSYNC) и F0 (VSYNC). Все эти сигналы (и еще "Земля") идут на разъем ...
Создано 04 апреля 2011
10. Тестбенч игры Теннис
(Исходный код)
//Verilog тестбенч игры "теннис для двоих" `timescale 10ns / 1ns module test; reg reset, clk; wire [7:0]char_count; wire [11:0]line_count; wire hsync; wire vsync; wire visible; //это ...
Создано 05 марта 2011
11. Улучшенный модуль генерации синхросигналов VGA
(Исходный код)
...  // inputs: input wire reset, input wire char_clock, // outputs: output reg [7:0]char_count, output reg [11:0]line_count, output reg hsync, output reg vsync, output ...
Создано 20 февраля 2011
12. Тестбенч модуля синхронизации для VGA
(Исходный код)
Создано 20 февраля 2011
13. Работа над ошибками. Теннис.
(Проекты Altera Quartus II для платы Марсоход)
... генераторе микросхемы ПЛИС. Начал разбираться и оказалось, что в модуле hvsync.v есть ошибка - синхроимпульс кадровой VSYNC не совпадает по фронту c синхроимпульсом HSYNC.  А ведь они должны совпадать ...
Создано 20 февраля 2011
14. Исходный текст модуля видео синхронизации HVSYNC на VERILOG
(Исходный код)
...      output reg hsync,     output reg vsync     ); //variables    reg end_of_line; reg end_of_frame; //permanent comb computations: always @* begin     //horizontal processing ...
Создано 25 января 2010
15. Видеоигра "Теннис"
(Проекты Altera Quartus II для платы Марсоход)
... синхронизации HSYNC и VSYNC и собственно сигналы видео «красный» RED, «зеленый» GREEN, «синий» BLUE. Мы соединим вместе одним проводом RED, GREEN и BLUE и получим один «белый» цвет на экране. Таким образом, ...
Создано 12 января 2010
16. Видеоигра "Теннис"
(Комментарии)
Посмотрите по схеме платы (https://marsohod.org/howtostart/plata) и по проекту Quartus: F0 - VSYNC F1 - HSYNC F2 - VIDEO Названия F0, F1, F2 в проекте и на схеме совпадают. Если монитор будет плохо держать ...
Создано 07 февраля 2011
17. Работа над ошибками. Теннис.
(Комментарии)
f0 - vsync f1 - hsync f2 - video В первом проекте описано -https://marsoh od.org/projects /7-videogameten nis ...
Создано 02 сентября 2014
18. Фоторамка. Часть1. Подключение TFT-панелей.
(Комментарии)
Насколько я смог понять из даташита, или "VSYNC и HSYNC", или "DE". Если "VSYNC и HSYNC", то "DE" в "0" Временные соотношения между ними вряд-ли на что-то влияют ...
Создано 06 января 2014
19. Фоторамка. Часть1. Подключение TFT-панелей.
(Комментарии)
... и HSYNC задержка в 10 нс обязательна или можно подавать их одновременно? Спасибо за оперативность, очень благодарен вам. ...
Создано 06 января 2014
20. Фоторамка. Часть2. TFT-панели с LVDS интерфейсом.
(Комментарии)
Можете попробовать все варианты :-)
Создано 22 июня 2017
  • В начало
  • Назад
  • 1
  • 2
  • Вперёд
  • В конец

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

тестбенч верилог RTL Viewer Verilog примеры описание схем проект Quartus II телескоп Игрушка для кошки ПЛИС декодер Программное обеспечение Код Грея Altera Quartus II SL4A FPGA процессор Altera взято с хабра always USB HOST Плата Марсоход Quartus II SignalTap Verilog HDL FIFO новая плата Марсоход платы MAX II передача в ПЛИС CORE Умный дом iverilog VHDL измерение длительности Тестбенч ИК приемника contest Триггер tesbench update Marsohod2bis Марсоходы Начало Клонирования CPLD симуляция Icarus Verilog назначения в проекте MAX10 ByteBlaster jtagserver самолеты Телескоп борьба

Комментарии

  • Симуляция SDRAM контроллера в ModelSim

    Karolyn 16.08.2022 20:44
    Премного благодарю ! Заглядываете и также на мой портал : ) Застекленный балкон цены ...

    Подробнее...

     
  • Симулятор ModelSim

    Deanna 16.08.2022 07:07
    Incredible points. Sound arguments. Keep up the gokod effort. my blog pot ege haber: postaizmir.com/ ...

    Подробнее...

     
  • Почти "пустой проект"

    Standlenda 15.08.2022 18:11
    Вот это я четко попала, перед взором плывут 5 лет учебы на ФизФаке))) yarshopcolor.ru/.../...

    Подробнее...

     
  • Простейший интерпретатор Forth в плате M02mini

    Zelma 15.08.2022 03:55
    site: tinyurl.com/2ztvu9h8 (https://tinyurl.com/2ztvu9h8)

    Подробнее...

     
  • Симулятор ModelSim

    Cameron 14.08.2022 07:11
    Hi I amm so glad I found your webpage, I really found you bby error, while I was browsing on Aol for ...

    Подробнее...

На форуме

    • file
    • Inside the Plan to Resurrect Australia's Extinct T...
    • в Наш форум / Вопросы о программаторе MBFTDI
    • от kafa88
    • 3 ч. 27 мин. назад

Реклама