МАРСОХОД

Open Source Hardware Project

Результат поиска: найдено 28 объектов.

Поиск:
Искать только в:

Страница 1 из 2

1. Реализация HDMI в ПЛИС
(Проекты Altera Quartus Prime для платы Марсоход3)
... http://www.fpga4fun.com/HDMI.html. Там же есть ссылки на всю базовую информацию. Далее, вкратце, мое видение данной темы. Так-же как в VGA, сигналы управления Hsync, Vsync и Vdе вырабатывает синхрогенератор ...
Создано 19 Август 2015
2. Текстовый VGA-модуль на VHDL
(Проекты Altera Quartus II для платы Марсоход2)
... и горизонтальной (hsync) синхронизации, 14-разрядный адрес запрашиваемого из ОЗУ слова rd и 12-разрядный адрес запрашиваемого из ПЗУ слова adr_rom. Графический символ текстового модуля Если по ...
Создано 17 Октябрь 2014
3. Графический дизайн или текст Verilog/VHDL?
(Разное)
... (     // inputs:     input wire pixel_clock,     // outputs:     output reg hsync,     output reg vsync,     ); ...
Создано 30 Май 2013
4. Первый проект для платы Марсоход2
(Проекты Altera Quartus II для платы Марсоход2)
...  синхрогенератор. Я написал на Verilog простой модуль hvsync, который выдает сигналы синхронизации VGA_HSYNC, VGA_VSYNC для VGA и собственно видео сигналы красный VGA_R, зеленый VGA_G, синий VGA_B, которы ...
Создано 06 Сентябрь 2012
5. Анонс новой платы
(Разное)
... цапа ( 5-6-5 бит, реализует High-Color Video Mode) + HSync, VSync сигналы. Пользовательские:          кнопки - 2          ...
Создано 18 Июль 2012
6. Хексовый видеоадаптер
(Проекты Altera Quartus II для платы Марсоход)
...  к GND - это земля 13 - горизонтальная синхронизация (HSYNC) - F1 14 - вертикальная синхронизация (VSYNC)    - F2 Для подключения платки к телевизору нужно сделать другой проводочек ...
Создано 02 Июнь 2011
7. Видеоигра Питон
(Проекты Altera Quartus II для платы Марсоход)
... как и раньше.  Сигналы видео R, G и B выходят на разъем платы Марсоход с контактами F3, F4, F5 соответственно. Сигналы синхронизации выходят на контакты F1 (HSYNC) и F0 (VSYNC). Все эти сигналы (и ...
Создано 04 Апрель 2011
8. Тестбенч игры Теннис
(Исходный код)
//Verilog тестбенч игры "теннис для двоих" `timescale 10ns / 1ns module test; reg reset, clk; wire [7:0]char_count; wire [11:0]line_count; wire hsync; wire vsync; wire visible; //это ...
Создано 05 Март 2011
9. Улучшенный модуль генерации синхросигналов VGA
(Исходный код)
...  // inputs: input wire reset, input wire char_clock, // outputs: output reg [7:0]char_count, output reg [11:0]line_count, output reg hsync, output reg vsync, output ...
Создано 20 Февраль 2011
10. Тестбенч модуля синхронизации для VGA
(Исходный код)
Создано 20 Февраль 2011
11. Работа над ошибками. Теннис.
(Проекты Altera Quartus II для платы Марсоход)
... генераторе микросхемы ПЛИС. Начал разбираться и оказалось, что в модуле hvsync.v есть ошибка - синхроимпульс кадровой VSYNC не совпадает по фронту c синхроимпульсом HSYNC.  А ведь они должны совпадать ...
Создано 20 Февраль 2011
12. Исходный текст модуля видео синхронизации HVSYNC на VERILOG
(Исходный код)
... output reg [1:0]pixel_state,     output reg [11:0]line_count,     output reg [1:0]line_state,     output reg hsync,     output reg vsync ...
Создано 25 Январь 2010
13. Видеоигра "Теннис"
(Проекты Altera Quartus II для платы Марсоход)
... HSYNC и VSYNC и собственно сигналы видео «красный» RED, «зеленый» GREEN, «синий» BLUE. Мы соединим вместе одним проводом RED, GREEN и BLUE и получим один «белый» ...
Создано 12 Январь 2010
14. Видеоигра "Теннис"
(Комментарии)
Посмотрите по схеме платы (https://marsohod.org/howtostart/plata) и по проекту Quartus: F0 - VSYNC F1 - HSYNC F2 - VIDEO Названия F0, F1, F2 в проекте и на схеме совпадают. Если монитор будет плохо держать ...
Создано 07 Февраль 2011
15. Работа над ошибками. Теннис.
(Комментарии)
f0 - vsync f1 - hsync f2 - video В первом проекте описано -https://marsoh od.org/projects /7-videogameten nis ...
Создано 02 Сентябрь 2014
16. Фоторамка. Часть1. Подключение TFT-панелей.
(Комментарии)
Насколько я смог понять из даташита, или "VSYNC и HSYNC", или "DE". Если "VSYNC и HSYNC", то "DE" в "0" Временные соотношения между ними вряд-ли на что-то влияют ...
Создано 06 Январь 2014
17. Фоторамка. Часть1. Подключение TFT-панелей.
(Комментарии)
... и HSYNC задержка в 10 нс обязательна или можно подавать их одновременно? Спасибо за оперативность, очень благодарен вам. ...
Создано 06 Январь 2014
18. Фоторамка. Часть2. TFT-панели с LVDS интерфейсом.
(Комментарии)
Можете попробовать все варианты :-)
Создано 22 Июнь 2017
19. Фоторамка. Часть2. TFT-панели с LVDS интерфейсом.
(Комментарии)
К этому сигналу? А не лучше смешать Hsync и Vsync? ...
Создано 22 Июнь 2017
20. Фоторамка. Часть2. TFT-панели с LVDS интерфейсом.
(Комментарии)
А как объединить Hsync и Vsync? ...
Создано 22 Июнь 2017
ВКонтакте  facebook  GitHub  YouTube  Twitter
Вы здесь: Начало Статьи о разном