ARM System-on-Chip

1. О переносе FPGA проектов с одной платы на другую: (Проекты для платы Марсоход2bis); ... 33 -to VGA_BLUE[1] set_location_assignment PIN_135 -to VGA_BLUE[0] set_location_assignment PIN_127 -to VGA_HSYNC set_location_assignment PIN_126 -to VGA_VSYNC set_location_assignment PIN_100 -to ADC_D ...; Создано 01 Сентябрь 2019
2. Подборка проектов для платы Марсоход2bis: (Проекты для платы Марсоход2bis); ... output wire [5:0]VGA_GREEN, output wire [4:0]VGA_BLUE, output wire VGA_HSYNC, output wire VGA_VSYNC, //ADC1175 interface input wire [7:0]ADC_D, output ...; Создано 26 Август 2019
3. Реализация HDMI в ПЛИС: (Проекты Altera Quartus Prime для платы Марсоход3); ... http://www.fpga4fun.com/HDMI.html. Там же есть ссылки на всю базовую информацию. Далее, вкратце, мое видение данной темы. Так-же как в VGA, сигналы управления Hsync, Vsync и Vdе вырабатывает синхрогенератор ...; Создано 19 Август 2015
4. Текстовый VGA-модуль на VHDL: (Проекты Altera Quartus II для платы Марсоход2); ... и горизонтальной (hsync) синхронизации, 14-разрядный адрес запрашиваемого из ОЗУ слова rd и 12-разрядный адрес запрашиваемого из ПЗУ слова adr_rom. Графический символ текстового модуля Если по ...; Создано 17 Октябрь 2014
5. Графический дизайн или текст Verilog/VHDL?: (Разное); ... ( // inputs: input wire pixel_clock, // outputs: output reg hsync, output reg vsync, ); ...; Создано 30 Май 2013
6. Первый проект для платы Марсоход2: (Проекты Altera Quartus II для платы Марсоход2); ... синхрогенератор. Я написал на Verilog простой модуль hvsync, который выдает сигналы синхронизации VGA_HSYNC, VGA_VSYNC для VGA и собственно видео сигналы красный VGA_R, зеленый VGA_G, синий VGA_B, которы ...; Создано 06 Сентябрь 2012
7. Анонс новой платы: (Разное); ... цапа ( 5-6-5 бит, реализует High-Color Video Mode) + HSync, VSync сигналы. Пользовательские: кнопки - 2 ...; Создано 18 Июль 2012
8. Хексовый видеоадаптер: (Проекты Altera Quartus II для платы Марсоход); ... к GND - это земля 13 - горизонтальная синхронизация (HSYNC) - F1 14 - вертикальная синхронизация (VSYNC) - F2 Для подключения платки к телевизору нужно сделать другой проводочек ...; Создано 02 Июнь 2011
9. Видеоигра Питон: (Проекты Altera Quartus II для платы Марсоход); ... как и раньше. Сигналы видео R, G и B выходят на разъем платы Марсоход с контактами F3, F4, F5 соответственно. Сигналы синхронизации выходят на контакты F1 (HSYNC) и F0 (VSYNC). Все эти сигналы (и ...; Создано 04 Апрель 2011
10. Тестбенч игры Теннис: (Исходный код); //Verilog тестбенч игры "теннис для двоих" `timescale 10ns / 1ns module test; reg reset, clk; wire [7:0]char_count; wire [11:0]line_count; wire hsync; wire vsync; wire visible; //это ...; Создано 05 Март 2011
11. Улучшенный модуль генерации синхросигналов VGA: (Исходный код); ... // inputs: input wire reset, input wire char_clock, // outputs: output reg [7:0]char_count, output reg [11:0]line_count, output reg hsync, output reg vsync, output ...; Создано 20 Февраль 2011
12. Тестбенч модуля синхронизации для VGA: (Исходный код); Создано 20 Февраль 2011
13. Работа над ошибками. Теннис.: (Проекты Altera Quartus II для платы Марсоход); ... генераторе микросхемы ПЛИС. Начал разбираться и оказалось, что в модуле hvsync.v есть ошибка - синхроимпульс кадровой VSYNC не совпадает по фронту c синхроимпульсом HSYNC. А ведь они должны совпадать ...; Создано 20 Февраль 2011
14. Исходный текст модуля видео синхронизации HVSYNC на VERILOG: (Исходный код); ... output reg [1:0]pixel_state, output reg [11:0]line_count, output reg [1:0]line_state, output reg hsync, output reg vsync ...; Создано 25 Январь 2010
15. Видеоигра "Теннис": (Проекты Altera Quartus II для платы Марсоход); ... HSYNC и VSYNC и собственно сигналы видео «красный» RED, «зеленый» GREEN, «синий» BLUE. Мы соединим вместе одним проводом RED, GREEN и BLUE и получим один «белый» ...; Создано 12 Январь 2010
16. Видеоигра "Теннис": (Комментарии); Посмотрите по схеме платы (https://marsohod.org/howtostart/plata) и по проекту Quartus: F0 - VSYNC F1 - HSYNC F2 - VIDEO Названия F0, F1, F2 в проекте и на схеме совпадают. Если монитор будет плохо держать ...; Создано 07 Февраль 2011
17. Работа над ошибками. Теннис.: (Комментарии); f0 - vsync f1 - hsync f2 - video В первом проекте описано -https://marsoh od.org/projects /7-videogameten nis ...; Создано 02 Сентябрь 2014
18. Фоторамка. Часть1. Подключение TFT-панелей.: (Комментарии); Насколько я смог понять из даташита, или "VSYNC и HSYNC", или "DE". Если "VSYNC и HSYNC", то "DE" в "0" Временные соотношения между ними вряд-ли на что-то влияют ...; Создано 06 Январь 2014
19. Фоторамка. Часть1. Подключение TFT-панелей.: (Комментарии); ... и HSYNC задержка в 10 нс обязательна или можно подавать их одновременно? Спасибо за оперативность, очень благодарен вам. ...; Создано 06 Январь 2014
20. Фоторамка. Часть2. TFT-панели с LVDS интерфейсом.: (Комментарии); Можете попробовать все варианты :-); Создано 22 Июнь 2017

В начало
Назад
1
2
Вперёд
В конец

Смотрите

Тэги

FPGA Использование PLL Снеговик частотомер MAX10 ПЛИС USB sender USBTerm плата Марсоход JTAG serial port Verilog драйвер устройства Verilog HDL make dep декодер цветомузыка miner Симуляция проекта OpenCores сделаем сумматор TAP controller icarus-verilog версия фронт сигнала Altera FIR Comp Блог новичка Hello World Quartus II Введение в Verilog Quartus always Marsohod2 MAX II Проект машинки Марсоход Altera Quartus II Active Serial branch COM-порт Wizart шилд ADC1175 новогодняя елка Verilog Verilog примеры SDRAM Описание протокола PS 2 для мыши и клавиатуры АЛЬТЕРА

Программатор MBFTDI в среде Altera Quartus II
AAP 11.09.2019 13:23

nckm, с уровнями не должно быть проблем. Подключался через преобразователь на 1.8В.
Подробнее...
Программатор MBFTDI в среде Altera Quartus II
nckm 09.09.2019 12:41

Драйвер не знает никаких ID. Он исполняет команды JTAG которые ему передает JtagServer. Может проблема ...
Подробнее...
Программатор MBFTDI в среде Altera Quartus II
AAP 09.09.2019 12:23

Здравствуйте. Собрал ваш программатор на FT4232HL. Отладка на суслоне 3 шьется без проблем.
Подробнее...
Проект FPGA для платы Марсоход2bis и платы расширения с 7-ми сегментным индикатором
qwe 08.09.2019 09:57

test
Подробнее...
Интерфейс Verilog VPI
Antons 12.08.2019 15:03

а если связь с моделсим нужна? Как к нему приконтачится?
Подробнее...

На форуме

- MBFTDI и SignalTap ошибка.
- в Наш форум / Вопросы о программаторе MBFTDI
- от rb-37
- 19 ч. 39 мин. назад

МАРСОХОД

ARM System-on-Chip

Смотрите

Подписка

Тэги

Комментарии

Программатор MBFTDI в среде Altera Quartus II

Программатор MBFTDI в среде Altera Quartus II

Программатор MBFTDI в среде Altera Quartus II

Проект FPGA для платы Марсоход2bis и платы расширения с 7-ми сегментным индикатором

Интерфейс Verilog VPI

На форуме

Реклама