Анонс новой платы симуляция Verilog iverilog Quartus Prime последовательный порт SVF Player до-ре-ми JTAG MAX10 Waveforms синхронизатор Raspberry Pi3 Tkinter ДНК ЦАП Quartus II схемотехника отладка Управление медиацентром Altera Quartus II Verilog лазер примеры проектов Verilog State Machine Framework Шкатулка Double Edge Triggered Flip-Flop Initial Ram Disk Altera Marsohod2 двоичный счетчик установка SMD на плату ядра ОС Windows ПЛИС Марсоход2 FPGA логические функции ds18b20 Clock Domain Cross Bluetooth управление Verilog HDL MAX II MAX II UFM Зажигаем ёлку! видеоадаптер 7-segment memcpy Помощь MIPSopen управление USB function