Понадобилось мне средство создания схемы из Verilog файла. Самый понятный способ для меня - это использования самого Intel Quartus. В среде квартуса после компиляции проекта, а именно, после анализа ...
icarus verilog - не является синтезатором. Вряд ли он вам подойдет. Можно попробовать посмотреть в сторону https://github.com/cliffordwolf/yosys - это опен соурсный синтезатор для плис Lattice. ...
... - в Spartan6 есть железный контроллер DRAM , аналогичное IP ядро дял Сyclone использовать не так просто. Рассматриваются FPGA Altera , Actel, Lattice, Xilinx. Если есть опыт реализации чего-то подобного ...
... меня не было. Я прекрасно знаю про узкие места у обоих разработчиков, одинаково люблю работать с обоим, и не только с этими двумя - Lattice мне тоже нравится и цены тоже сходные. ...
Подробнее...