Sidebar

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

Cyclone IV Как улучшить проект USB Verilog HDL Quartus II анимация игрушки Мультик Фильтр CPLD MBFTDI Icarus USB HOST кормушка ПЛИС FPGA машинка программатор Изменения на сайте контроллер памяти Четвертый урок Поведенческие блоки bblpt передача в ПЛИС Марсоход3 симуляция Intel Altera SL4A отладка измерение Scratch инструкция Quartus II Controller Stream БЛОГ о ПЛИС Yosys Open SYnthesis Suite Bitcoin Введение в Verilog USB хост контроллер плата Марсоход Программатор Amber Фотографирование Дешифратор Счетчики Verilog теннис MAX10 ds18b20 dynamic phase shift Serial Port

Комментарии

  • Verilog State Machine Framework

    generic cialis 2020 20.01.2021 20:45
    generic [censored] 2020: tadalafil.cleckleyfloors.com/ (https://tadalafil.cleckleyfloors.com/)

    Подробнее...

     
  • Симуляция проекта с помощью Icarus-Verilog

    Aracely 20.01.2021 17:42
    Thanks for sharing such a pleasant thinking, piece of writing is fastidious, thats why i have read ...

    Подробнее...

     
  • Частотомер

    Jefferson 20.01.2021 06:57
    I was wondering if you ever thought of changing the layout of your website? Its very well written; I ...

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Riley 20.01.2021 02:20
    Spot on with this write-up, I absolutely believe this amazing site needs much more attention. I'll ...

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Nereida 19.01.2021 20:42
    I do not even know how I ended up here, but I thought this post was great. I do not know who you are ...

    Подробнее...

На форуме

  • Нет сообщений для показа
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Плата Марсоход
    • Проекты
  • Плата Марсоход2
    • Описание платы Марсоход2
    • Описание платы Марсоход2bis
    • Проекты
    • Amber ARM SoCAmber ARM SoC
    • Шилд разъемов
    • Шилд Ethernet
    • Шилд 7-ми сегментного индикатора
  • Марсоход2RPI
    • Проекты
  • Плата Марсоход3
    • Проекты
    • MIPSfpga

Язык описания аппаратуры Verilog HDL

Результат поиска: найдено 5 объектов.

Совпадение
Ограничение области поиска
1. Архитектура ПЛИС (FPGA)
(Разное)
... так называемые LUT-based базовые логические элементы. Что-то вроде этого: Рис. 1. Пример традиционного базового логического элемента. LUT – это Look-Up Table, таблица преобразования. Например, на ...
Создано 20 января 2014
2. Демультиплексор
(Язык описания аппаратуры Verilog HDL)
Демультиплексор выполняет функцию обратную мультиплексору - "подключает" входной сигнал к нужному выходному, номер которого задается селектором. Если входной сигнал - логическая единица, то он ведет ...
Создано 05 декабря 2011
3. Дешифратор
(Язык описания аппаратуры Verilog HDL)
... а в другое с помощью внутренних LUT (Look-Up Table) ПЛИС. Попробуем просимулировать наш дешифратор. Напишем к нему тестбенч на Verilog: `timescale 1ns / 1ns module test16(); //моделируем тактовую ...
Создано 01 декабря 2011
4. Исходный код ПЛИС внутри ПЛИС
(Исходный код)
  //serially programmable look-up table module lut(     input wire  ldclk, //clock used for image loading     input wire  ldi,   //lut load data input     output ...
Создано 20 июня 2011
5. ПЛИС внутри ПЛИС
(Проекты Altera Quartus II для платы Марсоход)
... начну с описания логического элемента. 2. Логический Элемент. Рисунок 1. Логический элемент состоит из Look-Up Table (LUT) и одного регистра-триггера. Как вы знаете, цифровые схемы работают синхронно ...
Создано 19 июня 2011

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

симуляция dumpvars icarus phase shift UBUNTU цифровая логика Android ПЛИС FPGA Программатор MBFTDI Quartus II драйвер устройства Quartus Yosys Verilog USB программатор USB приемник проект ПЛИС внутри ПЛИС marsohod3 ALTERA IR control New Year Tree CRC32 Altera Летающая тарелка Passive Serial Питание платы Марсоход Software Defined Radio последовательный порт MBFTDI Serial Port Initial Ram Disk декодер ASCII ARM core WS2812B Verilog HDL FIR Comp программатор GNU Octave Пожар в ДатаЦентре Mobile Phone печатные платы ИК пульт к компьютеру ядра ОС Windows CPLD Tkinter синус Scratch Altera MAX10

Комментарии

  • Verilog State Machine Framework

    generic cialis 2020 20.01.2021 20:45
    generic [censored] 2020: tadalafil.cleckleyfloors.com/ (https://tadalafil.cleckleyfloors.com/)

    Подробнее...

     
  • Симуляция проекта с помощью Icarus-Verilog

    Aracely 20.01.2021 17:42
    Thanks for sharing such a pleasant thinking, piece of writing is fastidious, thats why i have read ...

    Подробнее...

     
  • Частотомер

    Jefferson 20.01.2021 06:57
    I was wondering if you ever thought of changing the layout of your website? Its very well written; I ...

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Riley 20.01.2021 02:20
    Spot on with this write-up, I absolutely believe this amazing site needs much more attention. I'll ...

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Nereida 19.01.2021 20:42
    I do not even know how I ended up here, but I thought this post was great. I do not know who you are ...

    Подробнее...

На форуме

  • Нет сообщений для показа

Реклама