Sidebar

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

Немного теории Микрофон Симуляция проекта Теннис дешифратор counter плата Quartus II Iridium flare bugfix CPLD ПЛИС ядра ОС Windows QUARTUS II теннис Altera Quartus II USB устройство презентация ИК приемник ByteBlaster SL4A проект Quartus II OpenCores gray counter HDSDR FPGA Update SDRAM Марсоход3 Cyclone IV спектр clock domain защелкаб latch JTAG Cyclone III Часть3 Регистровая логика последовательный порт телескоп Altera Verilog Software Defined Radio Анонс новой платы не реклама схемы в Quartus II RTL Viewer Amber плата Марсоход Open Hardware Verilog System Tasks sdram

Комментарии

  • Интерфейс Verilog VPI

    Rory 20.05.2022 03:31
    Simply desire to allege your article is as astonishing. Have a look at my site; 토토사이트: www.learnit.today/90527 ...

    Подробнее...

     
  • КИХ фильтр на Verilog

    Gertrude 20.05.2022 03:00
    Simply want to enjoin your clause is as amazing. my webpage ... 토토: ecrane.link/345616 ...

    Подробнее...

     
  • Артефакты разработчика

    Bryce 20.05.2022 02:58
    Hey! I get laid this is middling bump off issue merely I was questioning which blog chopine are ...

    Подробнее...

     
  • Фоторамка. Часть2. TFT-панели с LVDS интерфейсом.

    Isidro 20.05.2022 01:55
    What’s up, yea this article is really exacting and I give well-educated pot of things from it on the ...

    Подробнее...

     
  • Несколько советов по Altera Quartus II

    Lionel 20.05.2022 01:41
    Amercement with your permit Lashkar-e-Tayyi ba me to snap up your provender to observe updated ...

    Подробнее...

На форуме

  • Нет сообщений для показа
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Плата Марсоход
    • Проекты
  • Плата Марсоход2
    • Описание платы Марсоход2
    • Описание платы Марсоход2bis
    • Проекты
    • Amber ARM SoCAmber ARM SoC
    • Шилд разъемов
    • Шилд Ethernet
    • Шилд 7-ми сегментного индикатора
  • Марсоход2RPI
    • Проекты
  • Плата Марсоход3
    • Проекты
    • MIPSfpga

Результат поиска: найдено 13 объектов.

Совпадение
Ограничение области поиска
1. Симуляция usbhost контроллера
(FPGA & Verilog блог)
... нужно для USB1.1 Вообще-то, Low Speed передает с частотой 1,5МГц, но на прием лучше иметь частоту выше, чтобы можно было синхронизироваться по сигналу выделяя фронты dp/dm. Поэтому я использую частоту ...
Создано 18 марта 2020
2. USB хост контроллер
(Проекты Intel Quartus Prime для платы Марсоход3)
Я сделал USB хост контроллер в FPGA для подключения Low Speed устройств, клавиатур или мышей. Немного расскажу про этот проект. Контроллер делается для платы Марсоход3/Марсоход3bis плюс шилд разъемов. ...
Создано 05 марта 2020
3. Модуль приемника USB (с сигналом сброса на некоторые регистры)
(Исходный код)
//simplest low speed USB receive function module ls_usb_recv( input wire reset, //clock should be 12Mhz input wire clk, //usb BUS signals input wire dp, input ...
Создано 17 января 2011
4. Модуль USB функции
(Исходный код)
// //simplest low speed USB CORE function // module ls_usb_core( //clock should be 5Mhz input wire clk, input wire EOP, input wire [7:0]data, input wire wre, input ...
Создано 18 октября 2010
5. Модуль USB передатчика
(Исходный код)
// //simplest low speed USB send function // module ls_usb_send( //clock should be 5Mhz input wire clk, input wire reset, input wire EOP, input wire [7:0]sbyte, //byte ...
Создано 18 октября 2010
6. Модуль приемника USB
(Исходный код)
// //simplest low speed USB receive function // module ls_usb_recv( input wire reset, //clock should be 5Mhz input wire clk, //usb BUS signals input wire dp,  ...
Создано 18 октября 2010
7. Сделаем САМИ простое (непростое) USB устройство
(Проекты Altera Quartus II для платы Марсоход)
... примерно 5МГц, но это даже для низкоскоростного устройства не очень подходит. У Low Speed устройств частота передачи 1,5МГц, что всего в 3 раза (с хвостиком) ниже, чем имеющиеся у нас 5МГц. Необходимо ...
Создано 09 апреля 2010
8. Простая USB функция
(Исходный код)
//простейшая функция USB написанная на языке VERILOG //дополнительно требуются USB передатчик и приемник  //simplest low speed USB CORE function module ls_usb_core(     //clock should be 5Mhz     ...
Создано 09 апреля 2010
9. USB передатчик
(Исходный код)
//простейший USB передатчик написанный на VERILOG //simplest low speed USB send function module ls_usb_send(      //clock should be 5Mhz      input wire clk,      input wire reset,      input wire [7:0]sbyte,  ...
Создано 09 апреля 2010
10. USB приемник
(Исходный код)
//простейший USB приемник написанный на VERILOG //simplest low speed USB receive function module ls_usb_recv(      //clock should be 5Mhz      input wire clk,      //usb BUS signals      input wire dp, ...
Создано 09 апреля 2010
11. Поговорим о USB.
(Разное)
... подключено новое устройство. Устройства для USB1.1 бывают двух типов: полноскоростные (full speed) и низкоскоростные (low speed). Посмотрите на эти две картинки: Таким образом, полноскоростные ...
Создано 06 апреля 2010
12. Сделаем САМИ простое (непростое) USB устройство
(Комментарии)
... Один из них(для Low Speed - DN) нужно подтянуть резистором на 1.5к к 3.3в. Выходные данные, так-же, на светодиоды или смотреть отладчиком (сигналтапом). Если нет тактового генератора на 24м, то нужную ...
Создано 03 февраля 2013
13. Сделаем САМИ простое (непростое) USB устройство
(Комментарии)
... Один из них(для Low Speed - DN) нужно подтянуть резистором на 1.5к к 3.3в. Выходные данные, так-же, на светодиоды или смотреть отладчиком (сигналтапом). Если нет тактового генератора на 24м, то нужную ...
Создано 20 октября 2011

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

Altera Verilog ПЛИС PCAD MAX II Интерфейс Verilog VPI работающего в Ubuntu Linux ЭФО Управление медиацентром IR Control новогодняя елка Altera Quartus II Введение в Verilog CPLD VHDL Yosys Amber Марсоход3 SVF Player Android RTL Viewer Cyclone 10LP more then moore радио механика последовательный порт phase shift Дешифратор Icarus Quartus Prime Первый урок GNU Octave расчет фильтра Терминал VT100 Мультиплексор video НАЧАЛО fork Step Motor Космос Gray code Часики Счетчик кода Грея Terasic MIPSfpga Verilog примеры пошаговые инструкции video game Tennis Initial Ram Disk плата Марсоход

Комментарии

  • Интерфейс Verilog VPI

    Rory 20.05.2022 03:31
    Simply desire to allege your article is as astonishing. Have a look at my site; 토토사이트: www.learnit.today/90527 ...

    Подробнее...

     
  • КИХ фильтр на Verilog

    Gertrude 20.05.2022 03:00
    Simply want to enjoin your clause is as amazing. my webpage ... 토토: ecrane.link/345616 ...

    Подробнее...

     
  • Артефакты разработчика

    Bryce 20.05.2022 02:58
    Hey! I get laid this is middling bump off issue merely I was questioning which blog chopine are ...

    Подробнее...

     
  • Фоторамка. Часть2. TFT-панели с LVDS интерфейсом.

    Isidro 20.05.2022 01:55
    What’s up, yea this article is really exacting and I give well-educated pot of things from it on the ...

    Подробнее...

     
  • Несколько советов по Altera Quartus II

    Lionel 20.05.2022 01:41
    Amercement with your permit Lashkar-e-Tayyi ba me to snap up your provender to observe updated ...

    Подробнее...

На форуме

  • Нет сообщений для показа

Реклама