Sidebar

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

синхронный сброс Game Android синхронная логика SDRAM UsbBlaster Altera самолеты Decoder USBTerm testbench Verilog always JTAG Clock Domain Cross Фоторамка Часть2 VMWARE MPSSE CPLD Есть домен! версия Timer КИХ фильтр на Verilog Altera RTLViewer Портирование проекта TCL Script iverilog Marsohod3 симуляция декодер Gray code сумматор проект Quartus II COM port синхронное ФИФО плата Марсоход проект ПЛИС внутри ПЛИС троичная логика ИК приемник конкурс вращение Hardware Freedom Day OpenOCD Cyclone III Look-Up Table Sigasi Посох Деда Мороза Verilog State Machine Framework эффект ЭХО Quartus Prime

Комментарии

  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Dominick 21.01.2021 07:36
    If you wish for to get much from this piece of writing then you have to apply such techniques to your ...

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Isabell 21.01.2021 06:22
    Keep on working, great job!

    Подробнее...

     
  • Частотомер

    Lieselotte 21.01.2021 06:04
    Hey very cool blog!! Guy .. Beautiful .. Amazing .. I'll bookmark your website and take the feeds ...

    Подробнее...

     
  • Verilog State Machine Framework

    generic cialis 2020 20.01.2021 20:45
    generic [censored] 2020: tadalafil.cleckleyfloors.com/ (https://tadalafil.cleckleyfloors.com/)

    Подробнее...

     
  • Симуляция проекта с помощью Icarus-Verilog

    Aracely 20.01.2021 17:42
    Thanks for sharing such a pleasant thinking, piece of writing is fastidious, thats why i have read ...

    Подробнее...

На форуме

  • Нет сообщений для показа
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Плата Марсоход
    • Проекты
  • Плата Марсоход2
    • Описание платы Марсоход2
    • Описание платы Марсоход2bis
    • Проекты
    • Amber ARM SoCAmber ARM SoC
    • Шилд разъемов
    • Шилд Ethernet
    • Шилд 7-ми сегментного индикатора
  • Марсоход2RPI
    • Проекты
  • Плата Марсоход3
    • Проекты
    • MIPSfpga

Язык описания аппаратуры Verilog HDL

Результат поиска: найдено 13 объектов.

Совпадение
Ограничение области поиска
1. Симуляция usbhost контроллера
(FPGA & Verilog блог)
... нужно для USB1.1 Вообще-то, Low Speed передает с частотой 1,5МГц, но на прием лучше иметь частоту выше, чтобы можно было синхронизироваться по сигналу выделяя фронты dp/dm. Поэтому я использую частоту ...
Создано 18 марта 2020
2. USB хост контроллер
(Проекты Intel Quartus Prime для платы Марсоход3)
Я сделал USB хост контроллер в FPGA для подключения Low Speed устройств, клавиатур или мышей. Немного расскажу про этот проект. Контроллер делается для платы Марсоход3/Марсоход3bis плюс шилд разъемов. ...
Создано 05 марта 2020
3. Модуль приемника USB (с сигналом сброса на некоторые регистры)
(Исходный код)
//simplest low speed USB receive function module ls_usb_recv( input wire reset, //clock should be 12Mhz input wire clk, //usb BUS signals input wire dp, input ...
Создано 17 января 2011
4. Модуль USB функции
(Исходный код)
// //simplest low speed USB CORE function // module ls_usb_core( //clock should be 5Mhz input wire clk, input wire EOP, input wire [7:0]data, input wire wre, input ...
Создано 18 октября 2010
5. Модуль USB передатчика
(Исходный код)
// //simplest low speed USB send function // module ls_usb_send( //clock should be 5Mhz input wire clk, input wire reset, input wire EOP, input wire [7:0]sbyte, //byte ...
Создано 18 октября 2010
6. Модуль приемника USB
(Исходный код)
// //simplest low speed USB receive function // module ls_usb_recv( input wire reset, //clock should be 5Mhz input wire clk, //usb BUS signals input wire dp,  ...
Создано 18 октября 2010
7. Сделаем САМИ простое (непростое) USB устройство
(Проекты Altera Quartus II для платы Марсоход)
... примерно 5МГц, но это даже для низкоскоростного устройства не очень подходит. У Low Speed устройств частота передачи 1,5МГц, что всего в 3 раза (с хвостиком) ниже, чем имеющиеся у нас 5МГц. Необходимо ...
Создано 09 апреля 2010
8. Простая USB функция
(Исходный код)
//простейшая функция USB написанная на языке VERILOG //дополнительно требуются USB передатчик и приемник  //simplest low speed USB CORE function module ls_usb_core(     //clock should be 5Mhz     ...
Создано 09 апреля 2010
9. USB передатчик
(Исходный код)
//простейший USB передатчик написанный на VERILOG //simplest low speed USB send function module ls_usb_send(      //clock should be 5Mhz      input wire clk,      input wire reset,      input wire [7:0]sbyte,  ...
Создано 09 апреля 2010
10. USB приемник
(Исходный код)
//простейший USB приемник написанный на VERILOG //simplest low speed USB receive function module ls_usb_recv(      //clock should be 5Mhz      input wire clk,      //usb BUS signals      input wire dp, ...
Создано 09 апреля 2010
11. Поговорим о USB.
(Разное)
... подключено новое устройство. Устройства для USB1.1 бывают двух типов: полноскоростные (full speed) и низкоскоростные (low speed). Посмотрите на эти две картинки: Таким образом, полноскоростные ...
Создано 06 апреля 2010
12. Сделаем САМИ простое (непростое) USB устройство
(Комментарии)
... Один из них(для Low Speed - DN) нужно подтянуть резистором на 1.5к к 3.3в. Выходные данные, так-же, на светодиоды или смотреть отладчиком (сигналтапом). Если нет тактового генератора на 24м, то нужную ...
Создано 03 февраля 2013
13. Сделаем САМИ простое (непростое) USB устройство
(Комментарии)
... Один из них(для Low Speed - DN) нужно подтянуть резистором на 1.5к к 3.3в. Выходные данные, так-же, на светодиоды или смотреть отладчиком (сигналтапом). Если нет тактового генератора на 24м, то нужную ...
Создано 20 октября 2011

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

Plastic Optical Fiber Введение в Verilog Tkinter Altera автомат Мура Raspberry PI3 АЦП проект Quartus II ПЛИС Altera Altera Quartus II Verilog модули Verilog FIFO спам testbench С Новым Годом! 2011! Virtual JTAG debug тестбенч SDRAM до-ре-ми Linux Quartus MAX II проект для ПЛИС Цап R2R - нюансы эффект ЭХО Цветомузыка в FPGA ARM core make dep Санкт-Петербург GPIO Марсоход Quartus Prime SDR radio Buttons счетчик по модулю TCL Script latch Programmer Verilator Итак sdram светодиодная лента Game Почти пустой проект Ubuntu GtkWave FPGA проект

Комментарии

  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Dominick 21.01.2021 07:36
    If you wish for to get much from this piece of writing then you have to apply such techniques to your ...

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Isabell 21.01.2021 06:22
    Keep on working, great job!

    Подробнее...

     
  • Частотомер

    Lieselotte 21.01.2021 06:04
    Hey very cool blog!! Guy .. Beautiful .. Amazing .. I'll bookmark your website and take the feeds ...

    Подробнее...

     
  • Verilog State Machine Framework

    generic cialis 2020 20.01.2021 20:45
    generic [censored] 2020: tadalafil.cleckleyfloors.com/ (https://tadalafil.cleckleyfloors.com/)

    Подробнее...

     
  • Симуляция проекта с помощью Icarus-Verilog

    Aracely 20.01.2021 17:42
    Thanks for sharing such a pleasant thinking, piece of writing is fastidious, thats why i have read ...

    Подробнее...

На форуме

  • Нет сообщений для показа

Реклама