CPLD python ПЛИС Verilog MAX II marble machine ByteBlaster Quartus II плата Марсоход сделаем сумматор схемотехника пошаговые инструкции FM радио JTAG Server dumpvars терминал последовательный порт компилятор C FPGA Марсоход2 защелка D-триггер Ubuntu Altera Quartus Prime Verilog HDL testbench Verilog VHDL Использование Sigasi Studio моторчик Использование PLL FIR Comp epm7032S System Verilog MAX10 Программатор USB cable дальномер игра Змейка программатор Jukebox шифр отладка Новый Год Linux Serial OpenFPGA ЭФО make menuconfig Первый