Язык описания аппаратуры Verilog HDL

1. Проекты Altera Quartus Prime для платы Марсоход3

(Категория)

Плата Марсоход3 и плата Марсоход3bis построены на базе ПЛИС Altera MAX10 разной емкости. Ниже представлены проекты, сделанные с этой платой.  ...

Создано

2. MIPSfpga в плате Марсоход3

(Категория)

... статьи о MIPSfpga в плате Марсоход3 с ПЛИС Intel MAX10.  ...

Создано

3. FPGA & Verilog блог

(Категория)

FPGA & Verilog Блог САПР Altera Quartus II / Intel Quartus Prime, язык Verilog HDL и кое-что про VHDL, FPGA Cyclone III, Cyclone IV, MAX II, MAX10. Платы разработчика серии Марсоход, Марсоход2, ...

Создано

4. Обновление статей MIPSfpga

(FPGA & Verilog блог)

... сайте по проекту MIPSfpga было написано несколько статей. Я занимался портированием проекта на нашу плату Марсоход3 с чипом MAX10. После того как Imagination продала технологию MIPS компании Wave Computing ...

Создано 20 Июнь 2019

5. Цветомузыка в FPGA

(Проекты Altera Quartus Prime для платы Марсоход3)

... к модулям. На схеме есть модуль АЦП FPGA MAX10 под названием fiftyfivenm_adcblock_top_wrapper. От него оцифрованный сигнал идет на три цифровых КИХ фильтра: низкие частоты (LOW PASS1), средние (MID ...

Создано 30 Декабрь 2018

6. Цифровой КИХ фильтр на Verilog для цветомузыки

(Разное)

... хочу сделать автономное устройство, которое будет слушать микрофоном окружающий звук, оцифровывать его с помощью АЦП в ПЛИС платы MAX10, далее фильтровать на низкие, средние и высокие частоты и светить ...

Создано 24 Декабрь 2018

7. Изготовление микрофонного усилителя для платы Марсоход3bis методом ЛУТ

(Разное)

... для усиления аудио сигнала. По сути дела это просто пороговый детектор, который выдает импульс по хлопку или громкому звуку. Я же собирался усиленный сигнал подавать на АЦП моей платы, на FPGA MAX10, и ...

Создано 15 Декабрь 2018

8. Отладка программ в MIPSfpga

(MIPSfpga в плате Марсоход3)

...  Марсоход3 с ПЛИС MAX10 10M50SAE144C8GES. Для использования аппаратного отладчика его нужно "включить" в проекте. Для этого нужно зайти в меню квартуса Assignments => Settings, далее Compiler Setting ...

Создано 18 Март 2018

9. Майнер с алгоритмом Blake

(Проекты Altera Quartus Prime для платы Марсоход3)

... Марсоход3 убедитесь, что выбрана ревизия проекта blake_max10. Компилируйте его: В проекте установлен verilog параметр LOCAL_MINERS=1. Это число определяет сколько вычислителей мы собираемся впихнуть ...

Создано 04 Март 2018

10. Запуск тестовых программ в SoC MIPSfpga на плате Марсоход3

(MIPSfpga в плате Марсоход3)

...    Программа опроса АЦП канала FPGA MAX10, 09_adc. На самом деле эта программа, как она есть, мало подходит для запуска в плате Марсоход3. На нашей плате реально можно использовать только нул ...

Создано 18 Ноябрь 2017

11. Компилируем и испытываем процессор MIPSfpga в плате Марсоход3

(MIPSfpga в плате Марсоход3)

M9bsPha5WzE Здесь расскажу, как откомпилировать проект MIPSfpga для платы Марсоход3, как загрузить образ в плату, откомпилировать простую сишную программу и запустить ее в плате на процессоре MIPS. Далее ...

Создано 10 Ноябрь 2017

12. Новая версия драйвера программатора MBFTDI

(Разное)

... драйвером 1.6b теперь программирует 12 секунд с новым драйвером 1.8b. POF файл в ПЛИС  MAX10 10M50SAE144 теперь зашивается 45 секунд вместо 50-ти. Конечно, не кардинально, но чуть быстрее. ...

Создано 23 Сентябрь 2017

13. Новый Quartus Prime v17.0

(Разное)

... какие мы показываем здесь на нашем сайте видимо все эти новшества не очень актуальны. Как и раньше, Quartus Prime поддерживает FPGA Cyclone IV, MAX II и MAX10, а так же другие, но не Cyclone III. Это ...

Создано 12 Май 2017

14. Радиопередатчик с фазовой модуляцией

(Проекты Altera Quartus Prime для платы Марсоход3)

... претендую на особую научность моих изысканий. Давайте просто попробуем и посмотрим, что получится. Я делаю проект для ПЛИС MAX10 платы Марсоход3bis, но, поскольку проект простой, он может быть с легкостью ...

Создано 04 Май 2017

15. Точное измерение интервалов времени с помощью ПЛИС

(Проекты Altera Quartus Prime для платы Марсоход3)

... для ПЛИС, - это обычно 100-200МГц, пусть 300МГц. По технической спецификации Cyclone IV (speed grade C8) и MAX10 (C8) максимальная частота Clock Tree Performance внутри ПЛИС: 402 MHz. Это примерно соответствует ...

Создано 17 Апрель 2017

16. Динамический сдвиг фазы частоты с PLL

(Разное)

... сдвигать фазу тактовой частоты PLL. Эта возможность есть в PLL таких FPGA, как Cyclone III, Cyclone IV, в MAX10 и других. Сказать по правде я и сам вот только что ознакомился с этой функцией в PLL. Просто ...

Создано 13 Апрель 2017

17. Симуляция АЦП в ПЛИС MAX10.

(FPGA & Verilog блог)

Есть простой способ симуляции АЦП, встроенной в ПЛИС Intel MAX10. Если сказать точнее, то существует простой способ симулировать выходные данные АЦП в среде ModelSim. Сейчас расскажу, как это сделать. ...

Создано 13 Март 2017

18. Как симулировать проекты Quartus Prime выполненные в схеме?

(Разное)

... Intel Quartus Prime используем меню File => Create / Update => Create HDL Design from Current File. Файл схемы назывался max10.bdf, а получим вот такой новый файл max10.v. // Copyright (C) 2016 ...

Создано 21 Январь 2017

19. Майнер Bitcoin на плате Марсоход3

(Проекты Altera Quartus Prime для платы Марсоход3)

... нам не подходит. Плата DE2_115 содержит ПЛИС Cyclone IV с емкостью 115 тысяч логических элементов. У нас же на плате Марсоход3 есть Altera MAX10 с емкостью 50 тысяч логических элементов. Это меньше более ...

Создано 15 Декабрь 2016

20. Появились в продаже платы Марсоход3

(Разное)

В нашем интернет магазине появились в продаже платы Марсоход3. Некоторое время не было чипов MAX10 с емкостью 50 тыс. логических элементов, но теперь они есть. Описание платы здесь: https://marsohod.org/howtostart/plata-marsokhod3 ...

Создано 13 Декабрь 2016