трассировка сигнала LFSR патч Linux БИХ процессор компиляция ядра Проект MIPSfpga JTAG counter Verilog VPI дешифратор Quartus II платы разработчика SignalTap USBTerm Verilog HDL В Санкт-Петербурге Cyclone 10LP Двигатели ENDIR теннис IR Control Сколково MBFTDI кормушка марсоход2 Altera Quartus II Verilog FTDI ползун Анонс новой платы спектр Quartus Python Clock Domain Cross Spectra-Q SDRAM цены Altera RTLViewer MIDI-синтезатор jtagserver WebServer HTTP-GET тонкий клиент ALtera UART Программатор ternary logic Marsohod2RPI Yosys ПЛИС