SignalTap версия Verilog HDL Icarus Verilog Altera фронт сигнала ПЛИС эффект ЭХО проект для ПЛИС FTDI TFilter Altera RTLViewer MBFTDI MAX10 MAX II марсоход но не выиграли Verilog FPGA Cyclone III протокол С Новым Годом! Уже 2015-й! АЦП USB receiver UsbBlaster Тестбенч ИК приемника БИХ altera modelsim фреймбуффер отладка программатор синтезатор USB11 Host вычитатель driver FPGA Марсоход3 Дешифратор RTLViewer до-ре-ми Система на кристалле Зажигаем ёлку! симуляция проекта фаза breadboard Частотомер Game Verilog VPI Linux сумматор