Язык описания аппаратуры Verilog HDL

1. Использование скриптов TCL для управления проектами Quartus II

(Проекты Altera Quartus II для платы Марсоход)

... +" post_message "This TCL script starts before Quartus II build process!!!" post_message "Script creates Verilog module which says build number and current date" post_message [format "Arguments: %s %s %s" ...

Создано 17 мая 2015

2. Управление платой Марсоход через JTAG

(Проекты Altera Quartus II для платы Марсоход)

... from JTAG and displays it on doard LEDs //TCL script may read state of board KEYs module jtag_test(   input wire clock80Mhz,   input wire [3:0]key,   output reg [7:0]led   ); // Signals and registers ...

Создано 28 октября 2011