Sidebar

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

Двигаться по полосе RTLViewer Еще про отладку WinDbg передача пакета Scripting Layer For Android Hardware Freedom Day программатор Quartus II testbench Altera ядра ОС Windows косинус Пошаговая инструкция создаем проект Quartus II Новогодняя елка 2017! USB core function Простая USB функция Модуль приемника USB AMBER SoC Verilog Синтезатор нот на VERILOG Linux Serial Vector Format File Icarus Интерфейс Verilog VPI Quartus Prime стабильность ROSH 10 Verilog примеры Serial MAX10 частотная модуляция симуляция Bluetooth Verilog simulator семи-сегментный индикатор mbftdi - SVF Player ПЛИС ROSH 2010 GOWIN Stream ALTERA JTAG Server светодиодный куб марсоход2 Терминал VT100 ИК управление командировка Светодиодная реклама не реклама

Комментарии

  • Verilog State Machine Framework

    cialis original 20mg 22.01.2021 11:47
    [censored] original 20mg: ciaalis2u.com/ (http://ciaalis2u.com/)

    Подробнее...

     
  • Первый запуск QuartusII Web Edition

    Eulalia 22.01.2021 11:05
    Część z tych propozycji mɑ swoje jednoosobowe agencje, część z nich manipuluje z agencjami. Ꭺlso visit ...

    Подробнее...

     
  • Простой генератор псевдослучайных чисел

    Kristen 22.01.2021 10:18
    Ιf yoᥙ have any trouble with the terminology, ɗon’t Ье concerned, you cɑn ask the girls fоr the ...

    Подробнее...

     
  • USB-JTAG MBFTDI Programming Device

    order cialis 22.01.2021 07:48
    order [censored]: tadalafil.cleckleyfloors.com/ (https://tadalafil.cleckleyfloors.com/)

    Подробнее...

     
  • Quartus II. Часть3. Регистровая логика.

    cialis pills 22.01.2021 04:25
    [censored] pills: tadalafil.cleckleyfloors.com/ (https://tadalafil.cleckleyfloors.com/)

    Подробнее...

На форуме

  • Нет сообщений для показа
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Плата Марсоход
    • Проекты
  • Плата Марсоход2
    • Описание платы Марсоход2
    • Описание платы Марсоход2bis
    • Проекты
    • Amber ARM SoCAmber ARM SoC
    • Шилд разъемов
    • Шилд Ethernet
    • Шилд 7-ми сегментного индикатора
  • Марсоход2RPI
    • Проекты
  • Плата Марсоход3
    • Проекты
    • MIPSfpga

Результат поиска: найдено 11 объектов.

Совпадение
Ограничение области поиска
1. Создание нового FPGA проекта Intel Quartus Prime с нуля
(Intel Quartus Prime)
... несколько этапов: анализ и синтез (Analysis & Synthesis), компоновщик (Fitter), сборщик (Assembler), анализатор потребления питания (Power Analizer), временной анализатор (Timer Analizer). Статус каждого ...
Создано 03 ноября 2019
2. Запуск тестовых программ в SoC MIPSfpga на плате Марсоход3
(MIPSfpga в плате Марсоход3)
...  Итак, в проекте mipsfpga_plus есть папка programs и в ней еще несколько подпапок: 00_counter 01_light_sensor 02_cache_misses 03_pipeline_bypasses 04_memtest 05_uart 06_timer_irq 07_eic 08_uart_irq ...
Создано 18 ноября 2017
3. Точное измерение интервалов времени с помощью ПЛИС
(Проекты Intel Quartus Prime для платы Марсоход3)
... TEST_IMP_LENGTH = 4; localparam TEST_IMP_START = TEST_PERIOD-TEST_IMP_LENGTH; //test impulse is sent on wc1 clock reg test_impulse; reg [7:0]wc1_timer; always @( posedge wc1 or negedge wlocked ) begin ...
Создано 17 апреля 2017
4. Проект скоростной передачи данных в ПЛИС платы Марсоход3
(Проекты Intel Quartus Prime для платы Марсоход3)
На плате Марсоход3 есть ПЛИС Altera MAX10 и чип FTDI FT2232H.  Для скоростной передачи данных в ПЛИС платы Марсоход3 будем использовать режим синхронного FIFO микросхемы FTDI. Вся подготовительная ...
Создано 01 сентября 2015
5. Скоростная передача данных в плату Марсоход2
(Проекты Altera Quartus II для платы Марсоход2)
... nds ftStatus |= FT_SetTimeouts(ftHandle, 0, 5000); //Set the latency timer (default is 16mS) ftStatus |= FT_SetLatencyTimer(ftHandle, 16); ftStatus |= FT_SetBitMode(ftHandle, 0x0, 0x00); //Reset contro ...
Создано 18 мая 2014
6. FTDI2232HL Bitbang mode
(Общая информация)
Bitbang - это программный режим управления выводами микроконтроллера. Программа, записывая в порты микроконтроллера управляющие слова, может установить на разных выводах микросхемы логические единицы ...
Создано 10 апреля 2013
7. Перенос проекта Amber в среду Altera Quartus II для платы Марсоход2
(ARM System-on-Chip)
Согласно нашему плану, начинаем адаптировать проект Amber для платы Марсоход2. Сейчас нам не нужно вдаваться в мелкие подробности, нужно просто попытаться формально скомпилировать проект по восможности ...
Создано 13 сентября 2012
8. Анализ исходной системы Amber ARM-compatible core.
(ARM System-on-Chip)
... peripherals, including UARTs, timers and an Ethernet MAC.   Первое впечатление очень хороше. Написано на Verilog, который я изучаю. Проект кажется стабильный, проверенный в FPGA. Говорят есть ...
Создано 13 сентября 2012
9. Введение в Verilog, Второй урок. Иерархия проекта.
(Комментарии)
Порядок описания экземпляра модуля такой: Пишем название конкретно этого экземпляра модуля(по желанию). Если написать название модуля, то будет ошибка: Error (10170): Verilog HDL syntax error at timer.v(131) ...
Создано 01 октября 2014
10. Декодер
(Комментарии)
как вставлять экземпляр модуля написано вот здесь https://marsohod.org/11-blog/79-veriloglesson2
Создано 01 октября 2014
11. Декодер
(Комментарии)
Не подскажите, По анологии написал модуль, чтоб многократно не повторять один и тот же код. А как его подключать в другом модуле??? чтоб избежать ошибки: Error (10159): Verilog HDL error at timer.v(130): ...
Создано 01 октября 2014

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

Зависимости Altera развертка Python MIPSfpga Icarus Verilog Артефакты разработчика Cyclone III New Year Tree serial port marsohod3 Quartus II mbftdi - SVF Player place and route Hardware Freedom Day MAX II 1 с программатором MBFTDI схемотехника Mobile Phone memtest Software Defined Radio Синтезатор нот на VERILOG Stream Icarus плата Марсоход фронт сигнала ИК пульт к компьютеру Spectra-Q Марсоход3 плата разъемов OpenCores USBTerm MTBF проект для ПЛИС CodeBench Quartus Prime преобразователь уровней ПЛИС FPGA шутка асинхронный сброс Altera RTLViewer меандр Часть2 Комбинаторная логика Verilog HDL Serial FTDI измерения Испытание Quartus II v12

Комментарии

  • Verilog State Machine Framework

    cialis original 20mg 22.01.2021 11:47
    [censored] original 20mg: ciaalis2u.com/ (http://ciaalis2u.com/)

    Подробнее...

     
  • Первый запуск QuartusII Web Edition

    Eulalia 22.01.2021 11:05
    Część z tych propozycji mɑ swoje jednoosobowe agencje, część z nich manipuluje z agencjami. Ꭺlso visit ...

    Подробнее...

     
  • Простой генератор псевдослучайных чисел

    Kristen 22.01.2021 10:18
    Ιf yoᥙ have any trouble with the terminology, ɗon’t Ье concerned, you cɑn ask the girls fоr the ...

    Подробнее...

     
  • USB-JTAG MBFTDI Programming Device

    order cialis 22.01.2021 07:48
    order [censored]: tadalafil.cleckleyfloors.com/ (https://tadalafil.cleckleyfloors.com/)

    Подробнее...

     
  • Quartus II. Часть3. Регистровая логика.

    cialis pills 22.01.2021 04:25
    [censored] pills: tadalafil.cleckleyfloors.com/ (https://tadalafil.cleckleyfloors.com/)

    Подробнее...

На форуме

  • Нет сообщений для показа

Реклама