... несколько этапов: анализ и синтез (Analysis & Synthesis), компоновщик (Fitter), сборщик (Assembler), анализатор потребления питания (Power Analizer), временной анализатор (Timer Analizer). Статус каждого ...
...
Итак, в проекте mipsfpga_plus есть папка programs и в ней еще несколько подпапок:
00_counter 01_light_sensor 02_cache_misses 03_pipeline_bypasses 04_memtest 05_uart 06_timer_irq 07_eic 08_uart_irq ...
На плате Марсоход3 есть ПЛИС Altera MAX10 и чип FTDI FT2232H.
Для скоростной передачи данных в ПЛИС платы Марсоход3 будем использовать режим синхронного FIFO микросхемы FTDI.
Вся подготовительная ...
Bitbang - это программный режим управления выводами микроконтроллера. Программа, записывая в порты микроконтроллера управляющие слова, может установить на разных выводах микросхемы логические единицы ...
Согласно нашему плану, начинаем адаптировать проект Amber для платы Марсоход2. Сейчас нам не нужно вдаваться в мелкие подробности, нужно просто попытаться формально скомпилировать проект по восможности ...
... peripherals, including UARTs, timers and an Ethernet MAC.
Первое впечатление очень хороше. Написано на Verilog, который я изучаю. Проект кажется стабильный, проверенный в FPGA. Говорят есть ...
Порядок описания экземпляра модуля такой: Пишем название конкретно этого экземпляра модуля(по желанию). Если написать название модуля, то будет ошибка: Error (10170): Verilog HDL syntax error at timer.v(131) ...
Не подскажите, По анологии написал модуль, чтоб многократно не повторять один и тот же код. А как его подключать в другом модуле??? чтоб избежать ошибки: Error (10159): Verilog HDL error at timer.v(130): ...
Подробнее...