Язык описания аппаратуры Verilog HDL

Результат поиска: найдено 6 объектов.

Совпадение
Ограничение области поиска
1. Модуль USB передатчика ...
(Исходный код)
// //simplest low speed USB send function // module ls_usb_send( //clock should be 5Mhz input wire clk, input wire reset, input wire EOP, input wire [7:0]sbyte, //byte ...
Создано 18 октября 2010
2. USB передатчик ...
(Исходный код)
//простейший USB передатчик написанный на VERILOG //simplest low speed USB send function module ls_usb_send(      //clock should be 5Mhz      input wire clk,      input wire reset,      input wire [7:0]sbyte,  ...
Создано 09 апреля 2010
3. Симуляция usbhost контроллера
(FPGA & Verilog блог)
... будут забирать результат исполнения команды; временное FIFO, generic_fifo_dc_gray fifo_out_tmp, где временно хранятся принятые из USB шины байты; модуль USB передатчика ls_usb_send ls_usb_send_; модуль ...
Создано 18 марта 2020
4. Как улучшить проект USB
(Проекты Altera Quartus II для платы Марсоход)
... f0 платы Марсоход и померял частоту нашим частотомером (кстати сделан то же из платы Марсоход). Теперь USB приемник и USB передатчик пришлось немного переделать - и даже упростить. Ведь нам нужно всего ...
Создано 13 декабря 2010
5. USB устройство из платы Марсоход
(Проекты Altera Quartus II для платы Марсоход)
... который представляет флеш память  чипа и встроенный генератор (около 5Mhz), USB приемник ls_usb_recv, USB передатчик ls_usb_send, и ядро USB функции ls_usb_core. 1.    Чтение USB пакетов из UFM. Чип ...
Создано 18 октября 2010
6. Простая USB функция
(Исходный код)
//простейшая функция USB написанная на языке VERILOG //дополнительно требуются USB передатчик и приемник  //simplest low speed USB CORE function module ls_usb_core(     //clock should be 5Mhz     ...
Создано 09 апреля 2010