altera iverilog ПЛИС icarus JTAG синтез частоты bugfix Открываем форум! VHDL ИК приемник защелка автомат Мура плата разъемов Verilog SignalTap always MAX II Verilog HDL Улучшенный проект Частотомер ядра ОС Windows машинка JTAG Server Intel state machine Симулятор ModelSim ультразвуковой дальномер MBFTDI капча Странная идея Quartus Prime Altera шилд Ethernet place and route FPGA сигналы USB шины Презентация схема Счетчик кода Грея бренд Цветомузыка в FPGA USB дескрипторы Машинка ModelSim Летающая тарелка Модуль USB функции Убить MAX процессор НАЧАЛО SDR radio