Язык описания аппаратуры Verilog HDL

1. Update сайта марсоход ...

(FPGA & Verilog блог)

Вероятно, вы обратили внимание, что внешний вид нашего сайта значительно изменился. Сайт подвергся глубокой модернизации: были обновлены многие компоненты и плагины системы, установлена, более свежая ...

Создано 13 апреля 2020

2. Тестирование Quartus Prime Lite Edition 19.1 с программатором MBFTDI

(FPGA & Verilog блог)

... этого, упомянуто, что в новой версии Quartus сделаны security updates, ну вероятно закрыты какие-то проблемы с безопасностью ПО. Наверное это важно. Но меня, честно говоря в первую очередь интересует, ...

Создано 22 марта 2020

3. Обзор меню САПР Quartus Prime

(Intel Quartus Prime)

... qsf указаны все настройки проекта: какие файлы включены в проект, какие выводы каким сигналам назначены и прочее многое другое. В этом выпадающем меню File самые специфичные команды - это "Create / Update ...

Создано 16 октября 2019

4. О переносе FPGA проектов с одной платы на другую

(Проекты для платы Марсоход2bis)

... фический компонент через меню File => Create / Update => Create Symbol Files for Current File, чтобы можно было вставить в схему, так чтобы соседние компоненты продолжали думать, что символы шестнадца ...

Создано 01 сентября 2019

5. Точное измерение интервалов времени с помощью ПЛИС

(Проекты Intel Quartus Prime для платы Марсоход3)

  Предположим есть задача - измерить время распространения сигнала в линии задержки, как на рисунке выше. Самый простой и очевидный способ измерения требует высокой частоты проекта. Период тактовой ...

Создано 17 апреля 2017

6. Как симулировать проекты Quartus Prime выполненные в схеме?

(Разное)

... Intel Quartus Prime используем меню File => Create / Update => Create HDL Design from Current File. Файл схемы назывался max10.bdf, а получим вот такой новый файл max10.v. // Copyright (C) 2016 Intel ...

Создано 21 января 2017

7. Майнер Bitcoin на плате Марсоход3

(Проекты Intel Quartus Prime для платы Марсоход3)

... и вдвое терять в производительности, так что у меня цепочка дайджестеров только 64 раундов. Ну еще понятно дополнительные shifter_32b и всякие sha256_update_w - это вычислители дополнительных констант ...

Создано 15 декабря 2016

8. Простой генератор псевдослучайных чисел

(Проекты Intel Quartus Prime для платы Марсоход3)

Давно ничего не писал в блоге Марсохода - много всякого навалилось, всякие дела, командировка, встречи.. Вот решил восполнить пробел и сделать очень простой проект. Простые проекты ведь тоже нужны, особенно ...

Создано 14 марта 2016

9. Использование встроенного в Altera MAX10 АЦП

(Проекты Intel Quartus Prime для платы Марсоход3)

...  модуля Verilog делаю компонент схемы через меню File => Create / Update => Create Symbol Files for Current File. Этот новый компонент со странным именем fiftyfivenm_adcblock_top_wrapper устанавливаю н ...

Создано 03 сентября 2015

10. Обновление для простого SDRAM контроллера

(Разное)

По давней академической традиции начало календарного года у большинства студентов совпадает с промежуточной аттестацией, которая является своеобразным итогом нескольких предыдущих месяцев напряжённой учёбы. ...

Создано 05 марта 2015

11. Игра Жизнь внутри ПЛИС

(Проекты Altera Quartus II для платы Марсоход2)

... +                     in_down_right;      always @(posedge clk)     if( neighbor_number == 3 )         cell_life Create / Update => Create Symbol Files for Current File): Потом этот графический компонент-клетку ...

Создано 04 сентября 2014

12. Сбор данных от датчиков на плате Марсоход2

(Проекты Altera Quartus II для платы Марсоход2)

 Сейчас в моде всякие системы типа «умный дом». Предполагается, что дом или квартира или другое помещение напичканы разными датчиками и сенсорами. Информация от датчиков должна поступать в центр принятия ...

Создано 08 октября 2013

13. Графический дизайн или текст Verilog/VHDL?

(Разное)

Рискну затронуть такую холиварную тему: сравнение двух методов разработки, графический ввод схемы и текстовое описание проекта на языках HDL Verilog / VHDL. Какой метод лучше? Сразу скажу, что я ...

Создано 30 мая 2013

14. Симуляция MAX II UFM в ModelSim

(Разное)

... => Create / Update => Create HDL Design File from Current File… Появляется диалоговое окно, предлагающее создать VHDL или Verilog файл. Я выбираю Verilog max2.v файл. После того, как файл создан, ...

Создано 30 июля 2012

15. Управление платой Марсоход через JTAG

(Проекты Altera Quartus II для платы Марсоход)

Этот проект начался с дискуссии, которая развернулась на нашем форуме. Участник нашего форума Nepston просит помочь реализовать небольшой проект на FPGA Cyclone III. Собственно FPGA стоит на девелопер ...

Создано 28 октября 2011

16. Пошаговая инструкция для Quartus II: сделаем сумматор

(Intel Quartus Prime)

... з этого модуля в виде схемы мы можем сделать компонент, который будем устанавливать в другие модули. Шаг 19. Выберите пункт меню File/Create-Update/Create Symbol File for Current File. Это действ ...

Создано 11 июля 2010

17. Первый запуск QuartusII Web Edition

(Intel Quartus Prime)

... получить файл лицензии для QuartusII Web Edition нажав на кнопку «Web License Update» здесь в диалоговом окне. В результате вы попадете на сайт Альтеры и должны будете зарегистрироваться, указать свою ...

Создано 28 февраля 2010

18. Введение в Verilog, Второй урок. Иерархия проекта.

(Комментарии)

Открываете ваш модуль, далее меню File/Create/Upd ate/Create Symbol Files for Current File

Создано 27 октября 2017

19. Графический дизайн в Quartus II v10.1 для начинающих.

(Комментарии)

Если "Top Level" графический, то для каждого модуля на верилоге нужно создать символ. Делается это в меню "File > Create/Update > Create Symbol Files for Current File". Затем нужно вставить эти символы ...

Создано 19 июля 2011

20. Программатор USB

(Комментарии)

имхо следует здесь описать, или хотя бы дать ссылку на описание создания svf в Quartus-е, причем через "Programming Files page of the Device and Pin Options dialog box", а не через "Open programmer -> Create/Upda ...

Создано 09 января 2012