МАРСОХОД

Open Source Hardware Project

Результат поиска: найдено 70 объектов.

Поиск:
Искать только в:

Страница 1 из 4

1. Язык описания аппаратуры Verilog HDL
(Категория)
... на верификацию проектов, язык содержит элементы объектно-ориентированного программирования. Язык Verilog HDL - это не VHDL. VHDL - это совсем другой язык, хотя и служит тем же целям - описание, моделирование, ...
Создано
2. Как симулировать проекты Quartus Prime выполненные в схеме?
(Разное)
Если ответить коротко, то "никак". А если все таки подумать, то выход есть: сперва нужно конвертировать имеющуюся схему в Verilog или VHDL программу и уже потом можно симулировать. Сейчас я покажу, ...
Создано 21 Январь 2017
3. Использование Sigasi Studio
(FPGA & CPLD блог)
...  которые есть во многих редакторах. Например, подсветка синтаксиса языка Verilog / VHDL - это очень просто, есть даже в notepad++. Естественно, что подсветка синтаксиса есть и в Altera Quartus и в Sigasi ...
Создано 16 Октябрь 2016
4. Видеоадаптер для проекта USBTerm
(Проекты Altera Quartus Prime для платы Марсоход3)
... можно симулировать проект содержащий одновременно и Verilog и VHDL.. Однако, есть у iverilog и недостатки: с icarus verilog я могу сделать только функциональную симуляцию проекта. Временную сделать ...
Создано 07 Декабрь 2015
5. Verilog State Machine Framework
(Проекты Altera Quartus Prime для платы Марсоход3)
... дальше - делают транслятор с традиционных языков типа C/C++ в Verilog или VHDL. Не плохая мысль, кстати. Я довольно долго работал над этим вопросом и вот придумал VSMF. Итак, машина состояний. Один ...
Создано 24 Октябрь 2015
6. Обновление для простого SDRAM контроллера
(Разное)
... х "неопрятностях" можно писать прямо в комментариях к этой статье или мне на электронную почту. PS: эта статья - продолжение моей другой работы Простейший SDRAM-контроллер на VHDL    ...
Создано 05 Март 2015
7. Несколько советов по Altera Quartus II
(Разное)
... контакты микросхемы. Именно поэтому важно знать, что есть модуль вернего уровня. Модуль верхнего уровня включает в себя все остальные модули. Он может быть написан как на языке Verilog HDL / VHDL или быть ...
Создано 27 Январь 2015
8. ZX Spectrum
(Проекты Altera Quartus II для платы Марсоход2)
...  языка VHDL на примере непосредственно создания ZX Spectrum. Данная реализация отличается простотой и опирается на ядро T80 (воплощение Z80 на языке VHDL), но предполагает использование микросхемы SRA ...
Создано 05 Декабрь 2014
9. Симуляция SDRAM контроллера в ModelSim
(Разное)
... mixed language support. То есть, невозможно просто симулировать проекты содержащие модули одновременно и на Verilog HDL и на VHDL. Если я хочу симулировать SDRAM контроллер написаный на VHDL, а модель ...
Создано 16 Ноябрь 2014
10. Простейший SDRAM-контроллер на VHDL
(Разное)
...  образом, более полный граф будет таким: Расширенный граф работы SDRAM контроллера. Рис.4. Дабы не утомить читателя, я не стану приводить описание контроллера на VHDL. Исходные данные этого проект ...
Создано 13 Ноябрь 2014
11. Текстовый VGA-модуль на VHDL
(Проекты Altera Quartus II для платы Марсоход2)
 После нескольких экспериментов с платой Марсоход2 у меня возникла необходимость выводить на экран монитора различные данные. Плата оборудована разъёмом VGA и цифро-аналоговым преобразователем, но, ...
Создано 17 Октябрь 2014
12. Brainfuck
(Проекты Altera Quartus II для платы Марсоход2)
... на систему команд этого языка в плате Марсоход2. Прежде всего, позволю себе небольшое лирическое отступление. Я – новичок в проектировании для ПЛИС и, в частности, на языке VHDL, поэтому предложенные ...
Создано 21 Сентябрь 2014
13. Блог новичка: Hello World
(Разное)
... нового, интересного и полезного. Тема была выбрана не самая простая – проектирование цифровых устройств, ПЛИС и языки описания аппаратуры (в частности, VHDL). Интересно, что многие материалы по проектированию ...
Создано 01 Сентябрь 2014
14. Ваш первый проект на Nios II
(Проекты Altera Quartus II для платы Марсоход2)
... ожем создать модель нашей системы для симуляции в ModelSim, а также тестбенч для нее, но в рамках данного проекта мы этого делать не будем, просто сгенерируем HDL-описание (неважно VHDL или Verilog) и с ...
Создано 13 Август 2014
15. Архитектура ПЛИС (FPGA)
(Разное)
... быть разработан, например, в виде принципиальной схемы. Еще существуют специальные языки описания аппаратуры типа Verilog или VHDL. В любом случае, и графическое и текстовое описание проекта реализует ...
Создано 20 Январь 2014
16. Графический дизайн или текст Verilog/VHDL?
(Разное)
Рискну затронуть такую холиварную тему: сравнение двух методов разработки, графический ввод схемы и текстовое описание проекта на языках HDL Verilog / VHDL. Какой метод лучше? Сразу скажу, что я ...
Создано 30 Май 2013
17. Использование троичной логики в ПЛИС Альтера
(Разное)
... точки зрения программиста. Вы можете в своем проекте использовать обычное двоичное представление и стандартные языки программирования VHDL или Verilog HDL, но достаточно просто включить в настройках проекта ...
Создано 01 Апрель 2013
18. OpenCores
(ARM System-on-Chip)
... кодить проект Verilog или VHDL, поищите похожее решение на OpenCores». Не обязательно его именно брать и внедрять. Но хотя бы познакомиться с существующими решениями обязательно нужно. Попробуем ...
Создано 13 Сентябрь 2012
19. Симуляция MAX II UFM в ModelSim
(Разное)
... меню File => Create / Update => Create HDL Design File from Current File… Появляется диалоговое окно, предлагающее создать VHDL или Verilog файл. Я выбираю Verilog max2.v файл. После того, как ...
Создано 30 Июль 2012
20. Управление платой Марсоход через JTAG
(Проекты Altera Quartus II для платы Марсоход)
... использован пример с сайта Альтеры: FPGA Debugging Example with Sources, Probes, and Virtual JTAG Там более сложный пример и сделан он для Cyclone III на VHDL.    ...
Создано 28 Октябрь 2011
facebook  GitHub  YouTube  Twitter
Вы здесь: Начало