Результат поиска: найдено 77 объектов.

Совпадение
Ограничение области поиска
1. Язык описания аппаратуры Verilog HDL
(Категория)
... проектов, язык содержит элементы объектно-ориентированного программирования. Язык Verilog HDL - это не VHDL. VHDL - это совсем другой язык, хотя и служит тем же целям - описание, моделирование, синтез ...
Создано 30 ноября -0001
2. FPGA & Verilog блог
(Категория)
FPGA & Verilog Блог САПР Altera Quartus II / Intel Quartus Prime, язык Verilog HDL и кое-что про VHDL, FPGA Cyclone III, Cyclone IV, MAX II, MAX10. Платы разработчика серии Марсоход, Марсоход2, Марсоход3. ...
Создано 21 декабря 2014
3. Простейший SDRAM-контроллер на VHDL ...
(Разное)
...  образом, более полный граф будет таким: Расширенный граф работы SDRAM контроллера. Рис.4. Дабы не утомить читателя, я не стану приводить описание контроллера на VHDL. Исходные данные этого проект ...
Создано 13 ноября 2014
4. Текстовый VGA-модуль на VHDL ...
(Проекты Altera Quartus II для платы Марсоход2)
 После нескольких экспериментов с платой Марсоход2 у меня возникла необходимость выводить на экран монитора различные данные. Плата оборудована разъёмом VGA и цифро-аналоговым преобразователем, но, разумеется, ...
Создано 17 октября 2014
5. Графический дизайн или текст Verilog/VHDL? ...
(Разное)
Рискну затронуть такую холиварную тему: сравнение двух методов разработки, графический ввод схемы и текстовое описание проекта на языках HDL Verilog / VHDL. Какой метод лучше? Сразу скажу, что я ...
Создано 30 мая 2013
6. Подборка статей и книг по программированию ПЛИС и языкам Verilog, VHDL, AHDL ...
(Разное)
... VHDL для проектирования вычислительных устройств (Сергиенко).djvu Основы языка VHDL (Бибило).djvu ПЛИС фирмы Altera (Стешенко).djvu ПЛИС фирмы Altera.Проектирование устройств обработки сигналов (Стешенко).djvu ...
Создано 03 мая 2010
7. Тестирование Quartus Prime Lite Edition 19.1 с программатором MBFTDI
(FPGA & Verilog блог)
... Notes описаны изменения в программном обеспечении для новой версии. Из основного: в проектах VHDL возможно придется модивицировать пути к модулям удаляя ведущий слэш "/" в файле QSF; при использовании ...
Создано 22 марта 2020
8. Создание нового FPGA проекта Intel Quartus Prime с нуля
(Intel Quartus Prime)
... схемы, Verilog или VHDL файлов из предыдущих проектов. Их можно здесь добавить. Я же просто пропускаю этот пункт, нажимаю Next. 6. Выбор типа микросхемы FPGA. Это очень важный пункт меню. Подготовленный ...
Создано 03 ноября 2019
9. Обзор меню САПР Quartus Prime
(Intel Quartus Prime)
... Verilog / System Verilog , VHDL, файлы скриптов TCL. Так же здесь можно создать файлы инициализации встроенной памяти FPGA или файлы для симуляции VWF (Simulation Waveform File). Open - открыть существующий ...
Создано 16 октября 2019
10. Скачиваем САПР Intel Quartus Prime
(Intel Quartus Prime)
... l, то есть из C++ сразу в приемлимый для FPGA код. Но это можно осваивать уже после первоначального ознакомления с обычным проектированием для FPGA на Verilog HDL, VHDL, схемы. Еще здесь можно скачать компиля ...
Создано 28 сентября 2019
11. Цифровая схемотехника и архитектура компьютера. Дэвид М. Харрис и Сара Л. Харрис
(MIPSfpga в плате Марсоход3)
... аппаратуры System Verilog и VHDL. Причем в книге дается хоть и в сжатом виде, но весьма достаточное представление о возможностях языков. Да, по этой книге на приведенных примерах можно начинать изучать ...
Создано 29 июня 2019
12. Как симулировать проекты Quartus Prime выполненные в схеме?
(Разное)
Если ответить коротко, то "никак". А если все таки подумать, то выход есть: сперва нужно конвертировать имеющуюся схему в Verilog или VHDL программу и уже потом можно симулировать. Сейчас я покажу, ...
Создано 21 января 2017
13. Использование Sigasi Studio
(FPGA & Verilog блог)
...  которые есть во многих редакторах. Например, подсветка синтаксиса языка Verilog / VHDL - это очень просто, есть даже в notepad++. Естественно, что подсветка синтаксиса есть и в Altera Quartus и в Sigasi ...
Создано 16 октября 2016
14. Видеоадаптер для проекта USBTerm
(Проекты Intel Quartus Prime для платы Марсоход3)
... одновременно и Verilog и VHDL.. Однако, есть у iverilog и недостатки: с icarus verilog я могу сделать только функциональную симуляцию проекта. Временную сделать невозможно, так как временная симуляция ...
Создано 07 декабря 2015
15. Verilog State Machine Framework
(Проекты Intel Quartus Prime для платы Марсоход3)
... - делают транслятор с традиционных языков типа C/C++ в Verilog или VHDL. Не плохая мысль, кстати. Я довольно долго работал над этим вопросом и вот придумал VSMF. Итак, машина состояний. Один из способов ...
Создано 24 октября 2015
16. Обновление для простого SDRAM контроллера
(Разное)
По давней академической традиции начало календарного года у большинства студентов совпадает с промежуточной аттестацией, которая является своеобразным итогом нескольких предыдущих месяцев напряжённой учёбы. ...
Создано 05 марта 2015
17. Несколько советов по Altera Quartus II
(Разное)
... контакты микросхемы. Именно поэтому важно знать, что есть модуль вернего уровня. Модуль верхнего уровня включает в себя все остальные модули. Он может быть написан как на языке Verilog HDL / VHDL или быть ...
Создано 27 января 2015
18. ZX Spectrum
(Проекты Altera Quartus II для платы Марсоход2)
...  знаменитого компьютера и для платы Марсоход2? За основу проекта я решил взять оригинальный обучающий материал за авторством Ewgeny7, который простым языком объясняет разнообразные аспекты языка VHD ...
Создано 05 декабря 2014
19. Симуляция SDRAM контроллера в ModelSim
(Разное)
... mixed language support. То есть, невозможно просто симулировать проекты содержащие модули одновременно и на Verilog HDL и на VHDL. Если я хочу симулировать SDRAM контроллер написаный на VHDL, а модель ...
Создано 16 ноября 2014
20. Brainfuck
(Проекты Altera Quartus II для платы Марсоход2)
... на систему команд этого языка в плате Марсоход2. Прежде всего, позволю себе небольшое лирическое отступление. Я – новичок в проектировании для ПЛИС и, в частности, на языке VHDL, поэтому предложенные ...
Создано 21 сентября 2014