Sidebar

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

Идея сайта тестбенч верилог FIFO ПЛИС SoC Amber Система на кристалле Altera RTLViewer ModelSim Код Грея Обертон Altera Quartus II FPGA Altera плата Марсоход Icarus Марсоход2 колебательный контур WS2812B Initial Ram Disk bblpt НАНО-паяльник Stratix 10 Проект машинки Марсоход спектр КИХ удаленное управление blake8 Небо в феврале мультиплексор Serial ARM core программатор Altera Quartus II Android M02mini DETFF Марсоход3 RTLViewer USB дескрипторы FTDI Marsohod2 Марсоход2RPI работа над ошибками Передаем Ethernet-пакет Фазовая модуляция Модуль приемника USB FTDI2232HL Bitbang mode VHDL сумматор

Комментарии

  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Marshall 23.01.2021 19:48
    Admiring the time and energy you put into your website and detailed information you present. It's ...

    Подробнее...

     
  • Отрисовка спектра сигнала в программе на Python

    Otto 23.01.2021 18:16
    buying [censored] canada safely female [censored] generic emoforum.org/.../rosieschul ...

    Подробнее...

     
  • Verilog State Machine Framework

    aurogra 100mg canada 23.01.2021 16:27
    aurogra 100mg canada: aurogra.buszcentrum.com/ (https://aurogra.buszcentrum.com/)

    Подробнее...

     
  • Простой генератор псевдослучайных чисел

    Shannon 23.01.2021 09:43
    Tο ƅe not disappointed, ⅼook foг our seals οf trust tһe "crown" or the "green verified" icons оn the ...

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Florene 23.01.2021 09:40
    Hi! I just wanted to ask if you ever have any trouble with hackers? My last blog (wordpress) was ...

    Подробнее...

На форуме

  • Нет сообщений для показа
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Плата Марсоход
    • Проекты
  • Плата Марсоход2
    • Описание платы Марсоход2
    • Описание платы Марсоход2bis
    • Проекты
    • Amber ARM SoCAmber ARM SoC
    • Шилд разъемов
    • Шилд Ethernet
    • Шилд 7-ми сегментного индикатора
  • Марсоход2RPI
    • Проекты
  • Плата Марсоход3
    • Проекты
    • MIPSfpga

Результат поиска: найдено 33 объектов.

Совпадение
Ограничение области поиска
1. Исходный текст модуля видео синхронизации HVSYNC на VERILOG  ...
(Исходный код)
/////////////////////////////////////////////////////////////// //module which generates video sync impulses /////////////////////////////////////////////////////////////// module hvsync ( ...
Создано 25 января 2010
2. О переносе FPGA проектов с одной платы на другую
(Проекты для платы Марсоход2bis)
... 33 -to VGA_BLUE[1] set_location_assignment PIN_135 -to VGA_BLUE[0] set_location_assignment PIN_127 -to VGA_HSYNC set_location_assignment PIN_126 -to VGA_VSYNC set_location_assignment PIN_100 -to ADC_D ...
Создано 01 сентября 2019
3. Подборка проектов для платы Марсоход2bis
(Проекты для платы Марсоход2bis)
...   output wire VGA_HSYNC,   output wire VGA_VSYNC,   //ADC1175 interface   input wire [7:0]ADC_D,   output wire ADC_CLK,   //Shield I/O interface   inout wire [15:0]IO,   //SDRAM (MT48LC4M16A2-75) ...
Создано 26 августа 2019
4. Виртуальные светодиоды и 7-ми сегментный индикатор
(Проекты Intel Quartus Prime для платы Марсоход3)
 X0dwqFWkOjI Когда человек начинает осваивать какой нибудь микроконтроллер или ПЛИС, то первый проект, который он делает - это моргание светодиодом. На нашем сайте есть примеры таких простых проектов ...
Создано 06 ноября 2017
5. Реализация HDMI в ПЛИС
(Проекты Intel Quartus Prime для платы Марсоход3)
... Там же есть ссылки на всю базовую информацию. Далее, вкратце, мое видение данной темы. Так-же как в VGA, сигналы управления Hsync, Vsync и Vdе вырабатывает синхрогенератор (VHgen). А сигналы RGB в ...
Создано 19 августа 2015
6. Текстовый VGA-модуль на VHDL
(Проекты Altera Quartus II для платы Марсоход2)
... – для данных их ПЗУ. В числе выходов присутствуют сигналы величин цветовых компонентов (r, g, b), сигналы вертикальной (vsync) и горизонтальной (hsync) синхронизации, 14-разрядный адрес запрашиваемого ...
Создано 17 октября 2014
7. Графический дизайн или текст Verilog/VHDL?
(Разное)
... легко использовать в других проектах, но в другой конфигурации. Например, можно однажды описать Verilog модуль для синхрогенератора видеосигнала: module hvsync (     // inputs:     input wire pixel_clock, ...
Создано 30 мая 2013
8. Первый проект для платы Марсоход2
(Проекты Altera Quartus II для платы Марсоход2)
...  синхрогенератор. Я написал на Verilog простой модуль hvsync, который выдает сигналы синхронизации VGA_HSYNC, VGA_VSYNC для VGA и собственно видео сигналы красный VGA_R, зеленый VGA_G, синий VGA_B, которы ...
Создано 06 сентября 2012
9. Анонс новой платы
(Разное)
... ( 5-6-5 бит, реализует High-Color Video Mode) + HSync, VSync сигналы. Пользовательские:          кнопки - 2          светодиоды - 4          I/O пины -      10     Питание от разъема USB. ...
Создано 18 июля 2012
10. Хексовый видеоадаптер
(Проекты Altera Quartus II для платы Марсоход)
...  к GND - это земля 13 - горизонтальная синхронизация (HSYNC) - F1 14 - вертикальная синхронизация (VSYNC)    - F2 Для подключения платки к телевизору нужно сделать другой проводочек: Для получени ...
Создано 02 июня 2011
11. Видеоигра Питон
(Проекты Altera Quartus II для платы Марсоход)
... видео R, G и B выходят на разъем платы Марсоход с контактами F3, F4, F5 соответственно. Сигналы синхронизации выходят на контакты F1 (HSYNC) и F0 (VSYNC). Все эти сигналы (и еще "Земля") идут на разъем ...
Создано 04 апреля 2011
12. Симуляция проекта Теннис
(Разное)
... бы он мне в текстовом виде "рисовал" каждый следующий экранчик видео игры. В тестбенче я создаю экземпляры модуля видео синхронизации hvsync.v и модуля игры game.v. Анализируя их выходные сигналы я вывожу ...
Создано 05 марта 2011
13. Тестбенч игры Теннис
(Исходный код)
//Verilog тестбенч игры "теннис для двоих" `timescale 10ns / 1ns module test; reg reset, clk; wire [7:0]char_count; wire [11:0]line_count; wire hsync; wire vsync; wire visible; //это ...
Создано 05 марта 2011
14. Улучшенный модуль генерации синхросигналов VGA
(Исходный код)
/////////////////////////////////////////////////////////////// //module which generates video sync impulses /////////////////////////////////////////////////////////////// module hvsync (  ...
Создано 20 февраля 2011
15. Тестбенч модуля синхронизации для VGA
(Исходный код)
Создано 20 февраля 2011
16. Работа над ошибками. Теннис.
(Проекты Altera Quartus II для платы Марсоход)
... генераторе микросхемы ПЛИС. Начал разбираться и оказалось, что в модуле hvsync.v есть ошибка - синхроимпульс кадровой VSYNC не совпадает по фронту c синхроимпульсом HSYNC.  А ведь они должны совпадать ...
Создано 20 февраля 2011
17. Видеоигра "Теннис"
(Проекты Altera Quartus II для платы Марсоход)
... синхронизации HSYNC и VSYNC и собственно сигналы видео «красный» RED, «зеленый» GREEN, «синий» BLUE. Мы соединим вместе одним проводом RED, GREEN и BLUE и получим один «белый» цвет на экране. Таким образом, ...
Создано 12 января 2010
18. Видеоигра "Теннис"
(Комментарии)
Посмотрите по схеме платы (https://marsohod.org/howtostart/plata) и по проекту Quartus: F0 - VSYNC F1 - HSYNC F2 - VIDEO Названия F0, F1, F2 в проекте и на схеме совпадают. Если монитор будет плохо держать ...
Создано 07 февраля 2011
19. Работа над ошибками. Теннис.
(Комментарии)
f0 - vsync f1 - hsync f2 - video В первом проекте описано -https://marsoh od.org/projects /7-videogameten nis ...
Создано 02 сентября 2014
20. Работа над ошибками. Теннис.
(Комментарии)
Классная вещь! Пробовал еще первую версию тетриса загрузить в Xilinx'овскую плату, вроде загрузилась без особых проблем, только два файла совместил game и hvsync.. Только загрузиться то загрузилась, а ...
Создано 12 мая 2012
  • В начало
  • Назад
  • 1
  • 2
  • Вперёд
  • В конец

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

последовательный порт Altera машинка Quartus II 7-segment Использование PLL Модуль приемника USB MIPSfpga InnovateFPGA тестбенч FPGA serial port Verilog USB приемник ПЛИС MBFTDI Marsohod2 плата Марсоход 100ps Verilog simulator Марсоход2 Hardware Freedom Day testbench Icarus Verilog CPLD отладка пульт ДУ Bluetooth управление Microsoft Quartus Prime PM-радио always Cyclone V Enigma ARM core Волк-Коза-Капуста второй вариант WS2812B DE10-Standard Плата Марсоход2 Анонс новой платы Verilog Gotchas клеточный автомат Новый Quartus Prime v17 MAX II светодиоды Цветомузыка в FPGA bin counter Verilog HDL ПЛИС внутри ПЛИС Xilinx

Комментарии

  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Marshall 23.01.2021 19:48
    Admiring the time and energy you put into your website and detailed information you present. It's ...

    Подробнее...

     
  • Отрисовка спектра сигнала в программе на Python

    Otto 23.01.2021 18:16
    buying [censored] canada safely female [censored] generic emoforum.org/.../rosieschul ...

    Подробнее...

     
  • Verilog State Machine Framework

    aurogra 100mg canada 23.01.2021 16:27
    aurogra 100mg canada: aurogra.buszcentrum.com/ (https://aurogra.buszcentrum.com/)

    Подробнее...

     
  • Простой генератор псевдослучайных чисел

    Shannon 23.01.2021 09:43
    Tο ƅe not disappointed, ⅼook foг our seals οf trust tһe "crown" or the "green verified" icons оn the ...

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Florene 23.01.2021 09:40
    Hi! I just wanted to ask if you ever have any trouble with hackers? My last blog (wordpress) was ...

    Подробнее...

На форуме

  • Нет сообщений для показа

Реклама