МАРСОХОД

Open Source Hardware Project

Результат поиска: найдено 62 объектов.

Поиск:
Искать только в:

Страница 1 из 4

1. Язык описания аппаратуры Verilog HDL
(Категория)
Verilog HDL (Hardware Description Language) - это язык текстового описания аппаратуры. Он используется для проектирования, моделирования, верификации цифровых микросхем (смотри Википедию), плат и систем. ...
Создано
2. Исходный код
(Категория)
Некоторые статьи ссылаются на исходный код. Это могут быть программы на Verilog HDL, C/C++, Python и прочие. Этот раздел представляет несколько избранных исходных текстов.  ...
Создано
3. FPGA & Verilog блог
(Категория)
FPGA & Verilog Блог САПР Altera Quartus II / Intel Quartus Prime, язык Verilog HDL и кое-что про VHDL, FPGA Cyclone III, Cyclone IV, MAX II, MAX10. Платы разработчика серии Марсоход, Марсоход2, ...
Создано
4. USB хост контроллер
(Проекты Intel Quartus Prime для платы Марсоход3)
... и программный: USB хост контроллер выполнен в среде Intel Quartus Prime Lite, топ модуль в виде схемы, остальные модули - это Verilog HDL; Программа управления, написана на C/C++ в среде Visual Studio. ...
Создано 05 Март 2020
5. Реверс инжиниринг микросхемы RGB светодиода WS2812B
(Проекты Altera Quartus II для платы Марсоход)
... формируются Широтно-Импульсно Модулированные сигналы для светодиодов R-G-B. Код Verilog HDL, который описывает всю эту логику может выглядеть вот так: `timescale 1ns / 1ns module WS2812B( input ...
Создано 31 Декабрь 2019
6. Симуляция системы на кристале Amber ARM v2a SoC с помощью Verilator
(ARM System-on-Chip)
Поскольку я начал изучать этот очень быстрый симулятор Verilog HDL - Verilator, то подумал, мне, чтобы лучше понять и освоить его нужен конкретный проект. Но ведь у меня их много! Почему бы мне не попробовать ...
Создано 06 Декабрь 2019
7. Verilator
(FPGA & Verilog блог)
Я уже писал про симуляцию Verilog HDL проектов в ModelSim и с помощью Icarus Verilog. Однако, конечно, существуют и другие средства. Один из самых быстрых симуляторов, и к тому же свободный и бесплатный, ...
Создано 26 Ноябрь 2019
8. Создание нового FPGA проекта Intel Quartus Prime с нуля
(Intel Quartus Prime)
... File -> New и появляется окно, где мы выбираем типр создаваемого файла. Можно создавать проект в виде схемы, може сделать VHDL описание проекта. Я предпочитаю создавать Verilog HDL файлы. Нажимаю OK ...
Создано 03 Ноябрь 2019
9. Обзор меню САПР Quartus Prime
(Intel Quartus Prime)
... s => PDF Tutorial for Verilog HDL users Это ссылки на обучающие материалы для пользователей VHDL и Verilog HDL. Материалы на английском языке, но это и не плохо на самом деле. Многие переводн ...
Создано 16 Октябрь 2019
10. Скачиваем САПР Intel Quartus Prime
(Intel Quartus Prime)
... l, то есть из C++ сразу в приемлимый для FPGA код. Но это можно осваивать уже после первоначального ознакомления с обычным проектированием для FPGA на Verilog HDL, VHDL, схемы. Еще здесь можно скачать компиля ...
Создано 28 Сентябрь 2019
11. Проект FPGA для платы Марсоход2bis и платы расширения с 7-ми сегментным индикатором
(Проекты для платы Марсоход2bis)
... знак "-". Модуль на Verilog HDL будет выглядеть вот так: module seg4x7_ascii(   input wire clk, // 100MHZ   input wire [31:0] in,   output reg [3:0] digit_sel,   output reg [7:0] ...
Создано 05 Сентябрь 2019
12. О переносе FPGA проектов с одной платы на другую
(Проекты для платы Марсоход2bis)
... битом. Сейчас же для кодировки аттрибутов используется 8 бит. Значит я нашел место, где можно по-быстрому сделать оптимизацию! Пишу на Verilog HDL вот такой модуль конвертации аттрибутов: modul ...
Создано 01 Сентябрь 2019
13. Подборка проектов для платы Марсоход2bis
(Проекты для платы Марсоход2bis)
... 2 проекта с двоичным счетчиком: один в папке counter_verilog и второй counter_schema. Делают они одно и то же, но выполнены соответственно в Verilog HDL и в виде схемы. Тут все просто: на плате Марсоход2bis ...
Создано 26 Август 2019
14. Управление шаговым двигателем 28byj-48 из ПЛИС на Verilog
(FPGA & Verilog блог)
... двигателями из платы Марсоход. Здесь в этой статье я расскажу, как управлять именно этим 28byj-48 в полнофазном (full step) и полуфазном (half step) режиме. Напишем программу управления на Verilog HDL. ...
Создано 01 Апрель 2019
15. Цветомузыка в FPGA
(Проекты Intel Quartus Prime для платы Марсоход3)
... светодиодной RGB ленте и этой лентой управляет модуль colorsRGB. Модули colorsRGB, pwm, fir_filter и некоторые другие написаны на Verilog HDL. Должен сказать, что канал низких частот был пожалуй самым ...
Создано 30 Декабрь 2018
16. Цифровой КИХ фильтр на Verilog для цветомузыки
(Разное)
... языке Verilog HDL: `timescale 1ns/1ps module fir_filter(     input wire nreset,     input wire clk, //idata12 sampling frequency     input wire [11:0]idata12, //samples ...
Создано 24 Декабрь 2018
17. Yosys Open SYnthesis Suite
(Разное)
Понадобилось мне средство создания схемы из Verilog файла. Самый понятный способ для меня - это использования самого Intel Quartus. В среде квартуса после компиляции проекта, а именно, после анализа ...
Создано 14 Октябрь 2018
18. Разворот бит в шине на Verilog
(Язык описания аппаратуры Verilog HDL)
Казалось бы простая задача: как развернуть биты в шине так, чтоб младший бит стал старшим, а старший самым младшим? Первое, что приходит на ум: написать вот так: reg [7:0]src; //reverse? wire [0:7]re1; ...
Создано 23 Сентябрь 2018
19. Астротрекер
(Проекты Altera Quartus II для платы Марсоход)
... сторону и с нужной скоростью. Это сделано для того, чтобы упростить ночные действия. Ночью-то не особенно видно что делаешь, как делаешь. Сам модуль управления двигателем написан на Verilog HDL. Там ...
Создано 18 Август 2018
20. Передача данных из Raspbbery Pi3 в FPGA платы Марсоход2RPI
(Проекты Intel Quartus Prime для Марсоход2RPI)
... записываются в регистр по спадающему фронту (Verilog HDL): wire [15:0]w_input_data; assign w_input_data = ; wire gpio_clk; assign gpio_clk = GPIO4; reg [15:0]r_input_data; always @( negedge ...
Создано 17 Апрель 2018
ВКонтакте  facebook  GitHub  YouTube  Twitter
Вы здесь: Начало Статьи о разном