Язык описания аппаратуры Verilog HDL

1. Язык описания аппаратуры Verilog HDL

(Категория)

Verilog HDL (Hardware Description Language) - это язык текстового описания аппаратуры. Он используется для проектирования, моделирования, верификации цифровых микросхем (смотри Википедию), плат и систем. ...

Создано

2. Исходный код

(Категория)

Некоторые статьи ссылаются на исходный код. Это могут быть программы на Verilog HDL, C/C++, Python и прочие. Этот раздел представляет несколько избранных исходных текстов.  ...

Создано

3. MIPSfpga в плате Марсоход3

(Категория)

MIPSfpga - это пакет, который содержит процессорное ядро в исходных текстах на Verilog, которое можно собирать и запускать в FPGA. MIPSfpga - это набор тестовых программ, которые запускаются на процессорном ...

Создано

4. FPGA & Verilog блог

(Категория)

FPGA & Verilog Блог САПР Altera Quartus II / Intel Quartus Prime, язык Verilog HDL и кое-что про VHDL, FPGA Cyclone III, Cyclone IV, MAX II, MAX10. Платы разработчика серии Марсоход, Марсоход2, ...

Создано

5. Создание нового FPGA проекта Intel Quartus Prime с нуля

(Intel Quartus Prime)

... схемы, Verilog или VHDL файлов из предыдущих проектов. Их можно здесь добавить. Я же просто пропускаю этот пункт, нажимаю Next. 6. Выбор типа микросхемы FPGA. Это очень важный пункт меню. Подготовленный ...

Создано 03 Ноябрь 2019

6. Обзор меню САПР Quartus Prime

(Intel Quartus Prime)

... Verilog / System Verilog , VHDL, файлы скриптов TCL. Так же здесь можно создать файлы инициализации встроенной памяти FPGA или файлы для симуляции VWF (Simulation Waveform File). Open - открыть существующий ...

Создано 16 Октябрь 2019

7. Скачиваем САПР Intel Quartus Prime

(Intel Quartus Prime)

... l, то есть из C++ сразу в приемлимый для FPGA код. Но это можно осваивать уже после первоначального ознакомления с обычным проектированием для FPGA на Verilog HDL, VHDL, схемы. Еще здесь можно скачать компиля ...

Создано 28 Сентябрь 2019

8. Управление Marble Machine v2

(FPGA & Verilog блог)

... связан с модулем управления шагового двигателя. Вот я и объединил эту логику в одном Verilog модуле. module motor(   input wire clk,   input wire sensor,   output reg f0,   output ...

Создано 10 Сентябрь 2019

9. Проект FPGA для платы Марсоход2bis и платы расширения с 7-ми сегментным индикатором

(Проекты для платы Марсоход2bis)

... знак "-". Модуль на Verilog HDL будет выглядеть вот так: module seg4x7_ascii(   input wire clk, // 100MHZ   input wire [31:0] in,   output reg [3:0] digit_sel,   output reg [7:0] ...

Создано 05 Сентябрь 2019

10. О переносе FPGA проектов с одной платы на другую

(Проекты для платы Марсоход2bis)

... битом. Сейчас же для кодировки аттрибутов используется 8 бит. Значит я нашел место, где можно по-быстрому сделать оптимизацию! Пишу на Verilog HDL вот такой модуль конвертации аттрибутов: modul ...

Создано 01 Сентябрь 2019

11. Подборка проектов для платы Марсоход2bis

(Проекты для платы Марсоход2bis)

... ниже проектов можно получить на нашей странице github: https://github.com/marsohod4you/marsohod2bis Внутри этого репозитория для каждого отдельного FPGA проекта создана отдельная папка, например, counter_verilog ...

Создано 26 Август 2019

12. Создание toolchain с помощью crosstool-NG

(FPGA & Verilog блог)

... а процессоре в симуляторе Icarus Verilog. Напомню, что исходные тексты Verilog системы на кристалле с процессором ARM v2a можно взять на моей странице github: https://github.com/marsohod4you/Amber-Marsoho ...

Создано 28 Июль 2019

13. Цифровая схемотехника и архитектура компьютера. Дэвид М. Харрис и Сара Л. Харрис

(MIPSfpga в плате Марсоход3)

... приводят читателя к языкам описания аппаратуры System Verilog и VHDL. Причем в книге дается хоть и в сжатом виде, но весьма достаточное представление о возможностях языков. Да, по этой книге на приведенных ...

Создано 29 Июнь 2019

14. Управление шаговым двигателем 28byj-48 из ПЛИС на Verilog

(FPGA & Verilog блог)

... двигателями из платы Марсоход. Здесь в этой статье я расскажу, как управлять именно этим 28byj-48 в полнофазном (full step) и полуфазном (half step) режиме. Напишем программу управления на Verilog HDL. ...

Создано 01 Апрель 2019

15. Цветомузыка в FPGA

(Проекты Intel Quartus Prime для платы Марсоход3)

... светодиодной RGB ленте и этой лентой управляет модуль colorsRGB. Модули colorsRGB, pwm, fir_filter и некоторые другие написаны на Verilog HDL. Должен сказать, что канал низких частот был пожалуй самым ...

Создано 30 Декабрь 2018

16. Управление светодиодной лентой

(Проекты Intel Quartus Prime для платы Марсоход3)

... некоторое время. Тактовая частота на ленту 2,4МГц. Соответственно один бит передается 1,25 микросекунды. Пауза по активации пикселей 50 микросекунд или больше. Сделаю такой Verilog модуль: `timescale ...

Создано 25 Декабрь 2018

17. Цифровой КИХ фильтр на Verilog для цветомузыки

(Разное)

... потребовать дополнительной платной лицензии. Это не наш путь. Попробую пойти другим путем, написать на Verilog свой собственный цифровой фильтр. Если вы следите за нашим блогом, то увидите, что у меня ...

Создано 24 Декабрь 2018

18. Yosys Open SYnthesis Suite

(Разное)

Понадобилось мне средство создания схемы из Verilog файла. Самый понятный способ для меня - это использования самого Intel Quartus. В среде квартуса после компиляции проекта, а именно, после анализа ...

Создано 14 Октябрь 2018

19. Разворот бит в шине на Verilog

(Язык описания аппаратуры Verilog HDL)

... .in(src), // module signals     .out(re4)   ); Есть еще один вариант - использовать SystemVerilog Streaming Operator. wire [7:0]re5; assign re5 = }; Это замечательно работает, ...

Создано 23 Сентябрь 2018

20. Modelsim под Windows и Verilog VPI

(Разное)

Когда-то давно я написал статью "Интерфейс Verilog VPI". В ней рассказывалось, как во время симуляции проекта Verilog вызывать функции пользовательской библиотеки, написанной на языке C. В статье использовался ...

Создано 18 Сентябрь 2018