ARM System-on-Chip

1. Язык описания аппаратуры Verilog HDL

(Категория)

... , || , ! ), операторы редукции, условного выбора ( ? ) и сравнения. Часть 4. Поведенческие блоки. Конструкции always, if-else, case-endcase, циклы for(...). Часть 5. Синхронная логика и триггера в ...

Создано 30 ноября -0001

2. Портирование RISC-V системы на плату Марсоход3

(Изучаем RISC-V)

... рый содержит простой Verilog модуль module seg4x7(     input wire clk, // 20MHZ     input wire [31:0] in,     output reg [3:0] digit_sel,     output reg [7:0] out ); reg    [19:0] cnt; always @ (pos ...

Создано 02 февраля 2022

3. Процессор языка Forth в FPGA

(Проекты Quartus Prime для M02mini)

...  write reg rstkW; // R stack write enable signal stack #(.DEPTH(`DEPTH)) rstack( .clk(clk), .resetq(resetq), .ra(rsp), .rd(rst0), .wa(rspN), .wd(rstkD), .we(rstkW) ); alway ...

Создано 06 октября 2020

4. Шифровальная машина Энигма М3 в FPGA

(Проекты Quartus Prime для M02mini)

... le ring( input wire [25:0]f_in, output reg [25:0]f_out, input wire [25:0]b_in, output reg [25:0]b_out ); parameter TRANSLATION = "BDFHJLCPRTXVZNYEIWGAKMUSQO"; always @* begin f_out[ ((TRANSLATION>>(2 ...

Создано 27 сентября 2020

5. Симуляция usbhost контроллера

(FPGA & Verilog блог)

... вая временные диаграммы можно действительно понять, как работает контроллер. Вот код тестбенча: `timescale 1ns / 1ns module tb; //usb clock ~12MHz reg clock12 = 1'b0; always #42 clock12 = ~clock12; //s ...

Создано 18 марта 2020

6. Реверс инжиниринг микросхемы RGB светодиода WS2812B

(Проекты Altera Quartus II для платы Марсоход)

... wire clk, input wire in, output wire out, output wire [23:0]q, output reg r, output reg g, output reg b ); localparam reset_level = 3000; localparam fix_level = 50; //reg clk = 0; //always ...

Создано 31 декабря 2019

7. Симуляция системы на кристале Amber ARM v2a SoC с помощью Verilator

(ARM System-on-Chip)

... кода в модели SDRAM Micron не нравится верилатору: // System clock generator always begin @ (posedge Clk) begin Sys_clk = CkeZ; CkeZ = Cke; end @ (negedge Clk) begin  ...

Создано 06 декабря 2019

8. Verilator

(FPGA & Verilog блог)

... output reg [7:0]q );   always @(posedge clk or posedge rst)   if(rst)     q cd obj_dir >make -f Vcounter.mk После этого появляется библиотека для статической линковки Vcounter__ALL.a. Эту библиотеку ...

Создано 26 ноября 2019

9. Создание нового FPGA проекта Intel Quartus Prime с нуля

(Intel Quartus Prime)

... платы Маросход3. Текст модуля: module project(   input wire clk,   output wire [7:0]led ); reg [31:0]counter; always @(posedge clk)   counter Assignments Editor. Тут не обойтись без документации ...

Создано 03 ноября 2019

10. Управление Marble Machine v2

(FPGA & Verilog блог)

... reg f2,   output reg f3,   output reg solenoid ); reg [2:0]cnt = 0; always @(posedge clk)   cnt  ...

Создано 10 сентября 2019

11. Проект FPGA для платы Марсоход2bis и платы расширения с 7-ми сегментным индикатором

(Проекты для платы Марсоход2bis)

...  always @ (posedge clk)   cnt  ...

Создано 05 сентября 2019

12. Подборка проектов для платы Марсоход2bis

(Проекты для платы Марсоход2bis)

... на 3 светодиода платы. У счетчика есть сигнал разрешения счета, подключенный к кнопке KEY0. нажимая кнопку мы приостанавливаем счет. reg [31:0]counter; always @(posedge CLK100MHZ)   if( KEY0 )     ...

Создано 26 августа 2019

13. Управление шаговым двигателем 28byj-48 из ПЛИС на Verilog

(FPGA & Verilog блог)

... reg f2,   output reg f3 ); reg [1:0]cnt = 0; always @(posedge clk)   cnt  ...

Создано 01 апреля 2019

14. Управление светодиодной лентой

(Проекты Intel Quartus Prime для платы Марсоход3)

... = 2; localparam NUM_TOTAL = (NUM_LEDS+NUM_RESET_LEDS); //3 tick counter reg [1:0] cnt3 = 2'b0; always @(posedge clk)   if (cnt3 == 2'b10)     cnt3  ...

Создано 25 декабря 2018

15. Цифровой КИХ фильтр на Verilog для цветомузыки

(Разное)

... s from cyclic buffer always @(posedge clk or negedge nreset)   if( ~nreset )     rd_addr  ...

Создано 24 декабря 2018

16. Yosys Open SYnthesis Suite

(Разное)

...  ); always @(posedge clk)   if(rst)     q  ...

Создано 14 октября 2018

17. Как вернуть скрипту результат симуляции Verilog?

(Разное)

... симулировать счетчик с синхронным сбросом: module counter(    input wire nreset,    input wire clk,    output wire [7:0]out ); reg [7:0]cnt; always @( posedge clk )   if( !nreset)     cnt  ...

Создано 11 сентября 2018

18. Астротрекер

(Проекты Altera Quartus II для платы Марсоход)

...  reg [2:0]b0; always @(posedge cnt[8])   b0 =299999) : (cnt>=3406238) ; reg clk_low; always @(posedge clk) begin   if(clk_low)     cnt  ...

Создано 18 августа 2018

19. Передача данных из Raspbbery Pi3 в FPGA платы Марсоход2RPI

(Проекты Intel Quartus Prime для Марсоход2RPI)

В первом проекте для платы M2RPI мы передавали данные в FPGA и обратно используя выводы Raspberry GPIO14 и GPIO15 как линии последовательного порта TxD и RxD. Как быть, если нужно передавать больший ...

Создано 17 апреля 2018

20. Первый проект для платы Марсоход2RPI

(Проекты Intel Quartus Prime для Марсоход2RPI)

... на плате кнопки KEY[0] счетчик будет сбрасываться, а по нажатию кнопки KEY[1] будет останавливаться счет. reg [31:0]counter; always @( posedge w_clk ) begin   if( KEY[0]==1'b0 )     counter Seria ...

Создано 26 ноября 2017