Sidebar

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
    • Проект Марсоход
    • Проект Марсоход2
      • Amber ARM SoCAmber ARM SoC
    • Проект Марсоход2RPI
    • Проект Марсоход3
    • Проект M02mini
    • Примеры программ
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

ПЛИС плата разъемов Марсоход DipTrace Verilog машинка Hardware Freedom Day датчик synchronizer FPGA SDRAM плата Марсоход Altera Скоро Новый Год! USB анализатор Фоторамка Часть2 UsbBlaster USBTerm 28BYJ-48 USB приемник марсоход2 contest ENDDR АЦП VGA FONT dmux усилитель Cyclone III трит bitbang результат управление капча USB-JTAG MBFTDI Programming Device USB11 Host цветомузыка Цветомузыка в FPGA Игрушка для кошки платы разработчика программатор MBFTDI Часть3 Фреймбуффер тест ОЗУ Симуляция jtagserver последовательный порт программатор JTAG VHDL

Комментарии

  • Описание протокола PS/2 для мыши и клавиатуры.

    Jeremiah 06.03.2021 23:58
    Салют, Друзья. Мы предлагаем больше полезностей про где купить ссылки в статьях а также про купить ...

    Подробнее...

     
  • Двигатели

    cipla vidalista 06.03.2021 22:15
    cipla vidalista: vidallista.com/ (http://vidallista.com/)

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Carina 06.03.2021 21:43
    It's hard to find knowledgeable people about this topic, however, you seem like you know what you're ...

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Dustin 06.03.2021 21:23
    Wow that was odd. I just wrote an very long comment but after I clicked submit my comment didn't ...

    Подробнее...

     
  • Расчет коэффициентов компенсационного FIR фильтра в GNU Octave.

    cialis expiry 06.03.2021 20:44
    Hi there, I want to subscribe for this website to obtain most recent updates, therefore where can ...

    Подробнее...

На форуме

    • file
    • программатор с алишки
    • в Наш форум / Вопросы о программаторе MBFTDI
    • от lgedmitry
    • 1 ч. 38 мин. назад
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Плата Марсоход
    • Проекты
  • Плата Марсоход2
    • Описание платы Марсоход2
    • Описание платы Марсоход2bis
    • Проекты
    • Amber ARM SoCAmber ARM SoC
    • Шилд разъемов
    • Шилд Ethernet
    • Шилд 7-ми сегментного индикатора
  • Марсоход2RPI
    • Проекты
  • Плата Марсоход3
    • Проекты
    • MIPSfpga

ARM System-on-Chip

Результат поиска: найдено 100 объектов.

Совпадение
Ограничение области поиска
1. Язык описания аппаратуры Verilog HDL
(Категория)
... , || , ! ), операторы редукции, условного выбора ( ? ) и сравнения. Часть 4. Поведенческие блоки. Конструкции always, if-else, case-endcase, циклы for(...). Часть 5. Синхронная логика и триггера в ...
Создано 30 ноября -0001
2. Процессор языка Forth в FPGA
(Проекты Quartus Prime для M02mini)
...  write reg rstkW; // R stack write enable signal stack #(.DEPTH(`DEPTH)) rstack( .clk(clk), .resetq(resetq), .ra(rsp), .rd(rst0), .wa(rspN), .wd(rstkD), .we(rstkW) ); alway ...
Создано 06 октября 2020
3. Шифровальная машина Энигма М3 в FPGA
(Проекты Quartus Prime для M02mini)
... le ring( input wire [25:0]f_in, output reg [25:0]f_out, input wire [25:0]b_in, output reg [25:0]b_out ); parameter TRANSLATION = "BDFHJLCPRTXVZNYEIWGAKMUSQO"; always @* begin f_out[ ((TRANSLATION>>(2 ...
Создано 27 сентября 2020
4. Симуляция usbhost контроллера
(FPGA & Verilog блог)
... вая временные диаграммы можно действительно понять, как работает контроллер. Вот код тестбенча: `timescale 1ns / 1ns module tb; //usb clock ~12MHz reg clock12 = 1'b0; always #42 clock12 = ~clock12; //s ...
Создано 18 марта 2020
5. Реверс инжиниринг микросхемы RGB светодиода WS2812B
(Проекты Altera Quartus II для платы Марсоход)
... wire clk, input wire in, output wire out, output wire [23:0]q, output reg r, output reg g, output reg b ); localparam reset_level = 3000; localparam fix_level = 50; //reg clk = 0; //always ...
Создано 31 декабря 2019
6. Симуляция системы на кристале Amber ARM v2a SoC с помощью Verilator
(ARM System-on-Chip)
... кода в модели SDRAM Micron не нравится верилатору: // System clock generator always begin @ (posedge Clk) begin Sys_clk = CkeZ; CkeZ = Cke; end @ (negedge Clk) begin  ...
Создано 06 декабря 2019
7. Verilator
(FPGA & Verilog блог)
... output reg [7:0]q );   always @(posedge clk or posedge rst)   if(rst)     q cd obj_dir >make -f Vcounter.mk После этого появляется библиотека для статической линковки Vcounter__ALL.a. Эту библиотеку ...
Создано 26 ноября 2019
8. Создание нового FPGA проекта Intel Quartus Prime с нуля
(Intel Quartus Prime)
... платы Маросход3. Текст модуля: module project(   input wire clk,   output wire [7:0]led ); reg [31:0]counter; always @(posedge clk)   counter Assignments Editor. Тут не обойтись без документации ...
Создано 03 ноября 2019
9. Управление Marble Machine v2
(FPGA & Verilog блог)
... reg f2,   output reg f3,   output reg solenoid ); reg [2:0]cnt = 0; always @(posedge clk)   cnt  ...
Создано 10 сентября 2019
10. Проект FPGA для платы Марсоход2bis и платы расширения с 7-ми сегментным индикатором
(Проекты для платы Марсоход2bis)
...  always @ (posedge clk)   cnt  ...
Создано 05 сентября 2019
11. Подборка проектов для платы Марсоход2bis
(Проекты для платы Марсоход2bis)
... на 3 светодиода платы. У счетчика есть сигнал разрешения счета, подключенный к кнопке KEY0. нажимая кнопку мы приостанавливаем счет. reg [31:0]counter; always @(posedge CLK100MHZ)   if( KEY0 )     ...
Создано 26 августа 2019
12. Управление шаговым двигателем 28byj-48 из ПЛИС на Verilog
(FPGA & Verilog блог)
... reg f2,   output reg f3 ); reg [1:0]cnt = 0; always @(posedge clk)   cnt  ...
Создано 01 апреля 2019
13. Управление светодиодной лентой
(Проекты Intel Quartus Prime для платы Марсоход3)
... = 2; localparam NUM_TOTAL = (NUM_LEDS+NUM_RESET_LEDS); //3 tick counter reg [1:0] cnt3 = 2'b0; always @(posedge clk)   if (cnt3 == 2'b10)     cnt3  ...
Создано 25 декабря 2018
14. Цифровой КИХ фильтр на Verilog для цветомузыки
(Разное)
... s from cyclic buffer always @(posedge clk or negedge nreset)   if( ~nreset )     rd_addr  ...
Создано 24 декабря 2018
15. Yosys Open SYnthesis Suite
(Разное)
...  ); always @(posedge clk)   if(rst)     q  ...
Создано 14 октября 2018
16. Как вернуть скрипту результат симуляции Verilog?
(Разное)
... симулировать счетчик с синхронным сбросом: module counter(    input wire nreset,    input wire clk,    output wire [7:0]out ); reg [7:0]cnt; always @( posedge clk )   if( !nreset)     cnt  ...
Создано 11 сентября 2018
17. Астротрекер
(Проекты Altera Quartus II для платы Марсоход)
...  reg [2:0]b0; always @(posedge cnt[8])   b0 =299999) : (cnt>=3406238) ; reg clk_low; always @(posedge clk) begin   if(clk_low)     cnt  ...
Создано 18 августа 2018
18. Передача данных из Raspbbery Pi3 в FPGA платы Марсоход2RPI
(Проекты Intel Quartus Prime для Марсоход2RPI)
В первом проекте для платы M2RPI мы передавали данные в FPGA и обратно используя выводы Raspberry GPIO14 и GPIO15 как линии последовательного порта TxD и RxD. Как быть, если нужно передавать больший ...
Создано 17 апреля 2018
19. Первый проект для платы Марсоход2RPI
(Проекты Intel Quartus Prime для Марсоход2RPI)
... на плате кнопки KEY[0] счетчик будет сбрасываться, а по нажатию кнопки KEY[1] будет останавливаться счет. reg [31:0]counter; always @( posedge w_clk ) begin   if( KEY[0]==1'b0 )     counter Seria ...
Создано 26 ноября 2017
20. Виртуальные светодиоды и 7-ми сегментный индикатор
(Проекты Intel Quartus Prime для платы Марсоход3)
... wire w_clk_hdmi; wire w_locked; mypll mypll_inst(   .inclk0( CLK100MHZ ),   .c0( w_clk_video ), //74MHz   .c1( w_clk_hdmi ), //370MHz   .locked( w_locked ) ); reg [47:0]counter; always @( posedge ...
Создано 06 ноября 2017
  • В начало
  • Назад
  • 1
  • 2
  • 3
  • 4
  • 5
  • Вперёд
  • В конец

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
    • Проект Марсоход
    • Проект Марсоход2
      • Amber ARM SoCAmber ARM SoC
    • Проект Марсоход2RPI
    • Проект Марсоход3
    • Проект M02mini
    • Примеры программ
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

пульт ДУ Verilog схема Scripting Layer For Android фреймбуффер Марсоход2 Amber Модуль приемника USB которые меня беспокоили стабильность windbg Презентация Последовательный порт Altera Altera MAX10 Шилд разъемов FIFO ПЛИС Изменения на сайте Stratix 10 симулятор ALTPLL branch sdram система на кристалле Игра River Raid тестбенч FPGA MAX II ПЛИС внутри ПЛИС Как улучшить проект USB Прогррамматор MBFTDI Майнер с алгоритмом Blake MAX10 Bluetooth Verilator асинхронный сброс Quartus II memcpy новая плата Марсоход Марсоход2 и Марсоход3 OpenOCD Icarus Verilog Setup Verilog HDL синхронизатор последовательный порт АЛЬТЕРА Open Hardware USB приемник

Комментарии

  • Описание протокола PS/2 для мыши и клавиатуры.

    Jeremiah 06.03.2021 23:58
    Салют, Друзья. Мы предлагаем больше полезностей про где купить ссылки в статьях а также про купить ...

    Подробнее...

     
  • Двигатели

    cipla vidalista 06.03.2021 22:15
    cipla vidalista: vidallista.com/ (http://vidallista.com/)

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Carina 06.03.2021 21:43
    It's hard to find knowledgeable people about this topic, however, you seem like you know what you're ...

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Dustin 06.03.2021 21:23
    Wow that was odd. I just wrote an very long comment but after I clicked submit my comment didn't ...

    Подробнее...

     
  • Расчет коэффициентов компенсационного FIR фильтра в GNU Octave.

    cialis expiry 06.03.2021 20:44
    Hi there, I want to subscribe for this website to obtain most recent updates, therefore where can ...

    Подробнее...

На форуме

    • file
    • программатор с алишки
    • в Наш форум / Вопросы о программаторе MBFTDI
    • от lgedmitry
    • 1 ч. 38 мин. назад

Реклама