Искать

Open Source Hardware Project

1. Базовые принципы построения FIFO.: (Разное); Очередь FIFO (First In, First Out) представляет собой циклический буфер, где будут храниться помещаемые в очередь данные. Есть два указателя: указатель на «голову» очереди (head) и указатель на «хвост» ...; Создано 16 Март 2012

Симуляция проекта с помощью Icarus-Verilog
nckm 14.10.2019 17:00

ModelSim хороший симулятор, но ведь громоздкий. Иногда проще и быстрее использовать icarus.
Подробнее...
Симуляция проекта с помощью Icarus-Verilog
Иван Шевчук 12.10.2019 16:45

Для симуляции проектов на Verilog есть отличный симулятор в Quartus, так что не занимайтесь по-русски ...
Подробнее...
Подборка статей и книг по программированию ПЛИС и языкам Verilog, VHDL, AHDL
Жека Буз 09.10.2019 13:12

А зеркало никто не кинет? А то заблочили уже(
Подробнее...
Программатор MBFTDI для Altera Quartus Prime, работающего в Ubuntu Linux
Василь 07.10.2019 12:54

выгружаем драйвер командой sudo rmmod ftdi_sio А как отлаживать проекты с UART? Как сделать так, чтобы ...
Подробнее...
Воспроизведение звука. DeltaSigma ЦАП.
Гость 05.10.2019 17:20

Премного благодарен за пример! Год назад урезал ваш пример под 6-битный ЦАП, посимулировал в MAX PLUS ...
Подробнее...