Скачать FPGA проекты, документацию или драйвера

1. Счетчик в коде Грея

(Язык описания аппаратуры Verilog HDL)

...  gray_cnt_v2(    input wire clk,    input wire nreset,    output wire [3:0]q    ); reg [3:0]bc; //bin counter always @(posedge clk or negedge nreset)   if(~nr ...

Создано 12 Апрель 2012

2. Почти "пустой проект"

(Проекты Altera Quartus II для платы Марсоход)

    Странно...     Для чего может понадобиться «пустой проект»?     Ну, во-первых, не «пустой», а «почти пустой». Это ...

Создано 12 Январь 2010