Sidebar
Смотрите
Тэги
программатор
FPGA
Про наш сайт
memtest
Google voice recognition API
Модуль USB функции
Нанотехнологии
Доработка микроволновки
Verilog
COM-порт
инструкция
GPIO
тестбенч
Марсоход2
автомат Мура
Linux
Сериалфлэшлоадер
ALtera
мультиплексор
ЛУТ
CPLD MAX II
БЛОГ о ПЛИС
Немного теории
форсунки
Итак
инжектор
Новогодняя елка 2017!
управление bluetooth
USB core function
Microsoft
Android
FTDI
UsbBlaster
технология микросхем
counter
Quartus II
Отладка Linux в Amber SoC
debug
dmux
не реклама
Open Hardware
Initial Ram Disk
Появились платы
главы 1
1 и 1
Mining
Зависимости
Amber
Programmer
спектр
Комментарии
-
Создание toolchain с помощью crosstool-NG
26.07.2021 23:46 -
КИХ фильтр на Verilog
19.07.2021 12:28Подскажите, пожалуйста, как добавить конвейеризацию в цепь сумматоров? -
Пошаговая инструкция для Quartus II: Симуляция проекта
13.07.2021 12:29А можно ли задать задержку на логических элементах? Чтобы во временных диаграммах это учитывалось. -
Счетчики.
06.07.2021 05:18День добрый, подскажите. Как реализовать счётчик, который считает от 1000 до 0 в SystemVerilog? -
Пошаговая инструкция для Quartus II: Симуляция проекта
06.07.2021 04:02Народ, помогите, пожалуйста. Есть задание. А именно реализовать счётчик от 0 до 1000 в SystemVerilog.
На форуме
- Нет сообщений для показа
- 1. Майнер с алгоритмом Blake
- (Проекты Intel Quartus Prime для платы Марсоход3)
- Stanislav V. просил реализацию алгоритма BLAKE для FPGA - она есть у меня. Конечно, делал я не все сам, а использовал и адаптировал для платы Марсоход3 уже готовый проект https://github.com/kramble/FPGA-Blakecoin-Miner ...
- Создано 04 марта 2018
Подробнее...