... вероятность ошибки передачи между разными clock domain была довольно низкой и мы ее толком не замечали.
Как же быть в этом случае? Неужели нельзя в проекте использовать несколько разных частот одновременно? ...
... clock domain именно в кодах Грея.
Поскольку последовательность чисел в коде Грея нам известна (0,1,3,2,6,7,5...), то первое, что приходит на ум – это написать вот такой код:
module gray_cnt_v1( ...
... или делать какие-то арифметические операции с указателями «голова» и «хвост», так как в этом случае они храняться в разных клоковых доменах (clock domains). Просто пересинхронизировать группу (8-ми битные ...
... асинхронного FIFO уже автоматически будут созданы все нужные синхронизаторы для пересечения данных и управляющих сигналов в разные clock domain. Как я уже писал сделать это не очень просто, особенно, когда ...
... across asynchronous clock domains are synchronized, but not all bits may be aligned in the receiving clock domain. (Value defined:2). Found 1 asynchronous clock domain interface structure(s) related to ...
В языке Verilog HDL для описания синхронизаторов сигналов, пересекающих клоковый домен (CDC, Clock Domain Cross) используются очень простые конструкции. Это понятно, ведь синхронизатор это просто два (редко ...
... из одной части схемы, где работает частота clk, в другую часть схемы, где работает уже другая частота clk2. В иностранной литературе этот факт называется Crossing Clock Domains. Запускаем компиляцию ...
Подробнее...