Sidebar

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

Quartus II Волк-Коза-Капуста второй вариант FIFO Altera Download Syntacore Cyclone III триггер Verilog Последовательный порт Введение в Verilog USB программатор асинхронный сброс MIDI-синтезатор Music Android Verilator MAX II вычитатель Котокормушка редактор Тестбенч приемника USB Двигатели Modelsim под Windows и Verilog VPI DisplayDuplication Altera Quartus II Марсоход initial statement интерпретатор сумматор FPGA амплитудная модуляция Архитектура ПЛИС FTDI2232HL Bitbang mode бренд Quartus Prime Синхронная логика Value Change Dump File ALARM Brainfuck Почти пустой проект MBFTDI RISC-V Марсоход2 счетчик по модулю печатные платы лабиринт Альтера

Комментарии

  • Фоторамка. Часть2. TFT-панели с LVDS интерфейсом.

    Margareta 30.06.2022 15:12
    Excellent, what a web log it is! This internet site provides useful facts to us, bread and butter it ...

    Подробнее...

     
  • Анонс новой платы: подключаем FPGA к Raspbery Pi

    Arlene 30.06.2022 11:47
    Speckle on with this write-up, I utterly trust that this site needs Former Armed Forces Thomas More aid.

    Подробнее...

     
  • Частотомер

    Ronny 30.06.2022 07:41
    Billet on with this write-up, I dead trust that this situation necessarily Army for the Liberation ...

    Подробнее...

     
  • Обзор семейства ПЛИС Altera MAX10

    Fiona 30.06.2022 07:03
    Hello, I delight reading material done your office. I wish to publish a small notice to financial ...

    Подробнее...

     
  • Введение в Verilog. Пятый урок, Синхронная логика.

    Adriana 30.06.2022 06:53
    Wow, awful web log layout! How farsighted give you been blogging for? Also visit my homepage ... 야동넷 ...

    Подробнее...

На форуме

  • Нет сообщений для показа
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Плата Марсоход
    • Проекты
  • Плата Марсоход2
    • Описание платы Марсоход2
    • Описание платы Марсоход2bis
    • Проекты
    • Amber ARM SoCAmber ARM SoC
    • Шилд разъемов
    • Шилд Ethernet
    • Шилд 7-ми сегментного индикатора
  • Марсоход2RPI
    • Проекты
  • Плата Марсоход3
    • Проекты
    • MIPSfpga

Результат поиска: найдено 4 объектов.

Совпадение
Ограничение области поиска
1. Дешифратор
(Язык описания аппаратуры Verilog HDL)
Дешифратор - это устройство преобразующее один двоичный код в другой код. Самый простой пример дешифратора - управление семисегментным индикатором. На вход устройства подается 4х битное число, которое ...
Создано 01 декабря 2011
2. Декодер, демультиплексор, дешифратор
(Разное)
На разных форумах по электронике иногда вижу люди задают вопрос: "Как реализовать демультиплексор на Verilog?" Честно говоря, я думаю, что программируя на Verilog HDL врядли вы будете прямо оперировать ...
Создано 28 ноября 2011
3. Декодер
(Язык описания аппаратуры Verilog HDL)
...  на языке Verilog HDL. Самый очевидный способ - с помощью конструкции языка case-endcase. Вот как можно это сделать: module my_decoder1(   input wire [2:0]addr,   output reg [7:0]selector ); alway ...
Создано 28 ноября 2011
4. Декодер
(Комментарии)
Не получается провести симуляция оба модуля. По одному идёт. А при подключении второго (пробовал менять порядок) появляется сообщение: # Loading work.test # Loading work.my_decoder 1 # ** Error: (vsim-3033) ...
Создано 09 апреля 2020

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

кормушка Update Verilog HDL Altera AVAGO которые меня беспокоили Verilog связь через USB сумматор компиляция ядра ПЛИС Linux UART CPLD Waveforms фаза 1 для начинающих FPGA плата Марсоход новая плата Марсоход2 dumpvars FTDI gray counter Cyclone III phase shift Stream Hardware Freedom Day тестбенч MAX II Quartus II Game Modelsim Altera Quartus II epm7032S Spectra-Q MIPSopen NIOS II последовательный порт Использование Sigasi Studio уроки Quartus II Etherium WS2812B Синтез звука flip-flop апроксимация многочленом марсоход2 River Raid MAX10 проект Quartus II НАНО-паяльник

Комментарии

  • Фоторамка. Часть2. TFT-панели с LVDS интерфейсом.

    Margareta 30.06.2022 15:12
    Excellent, what a web log it is! This internet site provides useful facts to us, bread and butter it ...

    Подробнее...

     
  • Анонс новой платы: подключаем FPGA к Raspbery Pi

    Arlene 30.06.2022 11:47
    Speckle on with this write-up, I utterly trust that this site needs Former Armed Forces Thomas More aid.

    Подробнее...

     
  • Частотомер

    Ronny 30.06.2022 07:41
    Billet on with this write-up, I dead trust that this situation necessarily Army for the Liberation ...

    Подробнее...

     
  • Обзор семейства ПЛИС Altera MAX10

    Fiona 30.06.2022 07:03
    Hello, I delight reading material done your office. I wish to publish a small notice to financial ...

    Подробнее...

     
  • Введение в Verilog. Пятый урок, Синхронная логика.

    Adriana 30.06.2022 06:53
    Wow, awful web log layout! How farsighted give you been blogging for? Also visit my homepage ... 야동넷 ...

    Подробнее...

На форуме

  • Нет сообщений для показа

Реклама