Язык описания аппаратуры Verilog HDL

1. Дешифратор

(Язык описания аппаратуры Verilog HDL)

Дешифратор - это устройство преобразующее один двоичный код в другой код. Самый простой пример дешифратора - управление семисегментным индикатором. На вход устройства подается 4х битное число, которое ...

Создано 01 Декабрь 2011

2. Декодер, демультиплексор, дешифратор

(Разное)

На разных форумах по электронике иногда вижу люди задают вопрос: "Как реализовать демультиплексор на Verilog?" Честно говоря, я думаю, что программируя на Verilog HDL врядли вы будете прямо оперировать ...

Создано 28 Ноябрь 2011

3. Декодер

(Язык описания аппаратуры Verilog HDL)

...  на языке Verilog HDL. Самый очевидный способ - с помощью конструкции языка case-endcase. Вот как можно это сделать: module my_decoder1(   input wire [2:0]addr,   output reg [7:0]selecto ...

Создано 28 Ноябрь 2011

4. Декодер

(Комментарии)

Не получается провести симуляция оба модуля. По одному идёт. А при подключении второго (пробовал менять порядок) появляется сообщение: # Loading work.test # Loading work.my_decoder 1 # ** Error: (vsim-3033) ...

Создано 09 Апрель 2020