Язык описания аппаратуры Verilog HDL

1. Демультиплексор

(Язык описания аппаратуры Verilog HDL)

... my_dmux0(   input wire signal,   input wire [1:0]addr,   output reg [3:0]out ); always @* begin   case( addr )    2'd0: out = ;    2'd1: out = ;    2'd2: out = ;    2'd3: out = ;   endcase end Могу напомн ...

Создано 05 декабря 2011

2. Декодер, демультиплексор, дешифратор

(Разное)

На разных форумах по электронике иногда вижу люди задают вопрос: "Как реализовать демультиплексор на Verilog?" Честно говоря, я думаю, что программируя на Verilog HDL врядли вы будете прямо оперировать ...

Создано 28 ноября 2011