Язык описания аппаратуры Verilog HDL

1. Симуляция usbhost контроллера

(FPGA & Verilog блог)

... _state==1) ? 8'h80 : (send_state==2) ? 8'hD2 : 0; assign w_last = (send_state==2); initial begin $dumpfile("out.vcd"); $dumpvars(0,tb); reset = 1'b1; #500; reset = 1'b0; #600 ...

Создано 18 Март 2020

2. Реверс инжиниринг микросхемы RGB светодиода WS2812B

(Проекты Altera Quartus II для платы Марсоход)

...  ); wire out3; wire [23:0]q3; WS2812B WS2812B_3( .clk( clk100 ), .in( out2 ), .out( out3 ), .q( q3 ), .r(), .g(), .b() ); initial begin $dumpfile("out.vcd"); $dumpvars(0,LED_tape_TB); #2000000; $finish(0); end  ...

Создано 31 Декабрь 2019

3. Создание toolchain с помощью crosstool-NG

(FPGA & Verilog блог)

... g -o qqq -g2005 -DICARUS=1 -DAMBER_A23_CORE=1 -DNOMEMORY=1 -csrclist -I../../../vlog/system/ -I../../../vlog/amber23/ -I../../../vlog/tb/ Запускаю симулятор Icarus Verilog: vvp qqq VCD info: dumpfi ...

Создано 28 Июль 2019

4. Управление шаговым двигателем 28byj-48 из ПЛИС на Verilog

(FPGA & Verilog блог)

... ( hw0 ),   .f1( hw1 ),   .f2( hw2 ),   .f3( hw3 ) ); initial begin   $dumpfile("out.vcd");   $dumpvars(0,tb);   #1000;   $finish(); end endmodule Зачем мне понадоби ...

Создано 01 Апрель 2019

5. Управление светодиодной лентой

(Проекты Intel Quartus Prime для платы Марсоход3)

... ( .NUM_LEDS(7), .NUM_RESET_LEDS(4) )uut (   .clk(clk),   .RGB(rgb),   .data(data),   .num(w_num),   .sync(w_sync),   .req(w_req)   ); initial begin   $dum ...

Создано 25 Декабрь 2018

6. Цифровой КИХ фильтр на Verilog для цветомузыки

(Разное)

... y; fir_filter fir_(   .nreset( ~reset ),   .clk( fir_clk ),   .idata12( sin_val ),   .out_val( out ),   .out_ready( out_rdy )   ); initial begin $dumpfile("out.vcd");  ...

Создано 24 Декабрь 2018

7. Разворот бит в шине на Verilog

(Язык описания аппаратуры Verilog HDL)

...  Edition v10.5b supports this wire [7:0]re5; assign re5 = }; initial begin $dumpfile("out.vcd"); $dumpvars(0,tb); #10; src = 8'hA1; #1; $display("source %X",src); $display("try1 reverse %X",re1); $display ...

Создано 23 Сентябрь 2018

8. Как вернуть скрипту результат симуляции Verilog?

(Разное)

... ode);   $fclose(f);   $finish; end endtask integer i,j,k; initial begin //$dumpfile("out.vcd"); //$dumpvars(0,tb); k=0; nrst = 1'b0; #100; nrst =1'b1; j=220; //j=260; $display( ...

Создано 11 Сентябрь 2018

9. Симуляция АЦП в ПЛИС MAX10.

(FPGA & Verilog блог)

... nbsp; //$dumpfile("tb.vcd");   //$dumpvars(0, tb);   //#100000000;   //$stop; end reg clk = 1'b0; always   clk = #5 ~clk; wire [7:0]led; top top_inst(   .CLK100MHZ( clk ) ...

Создано 13 Март 2017

10. Как симулировать проекты Quartus Prime выполненные в схеме?

(Разное)

... imescale 1ns/1ns module tb; reg clk = 1'b0; always   clk = #5 ~clk; wire [7:0]led; reg k0; reg k1; initial begin   //$dumpfile("tb.vcd");   //$dumpvars(0, tb);   k0 = 1'b1; ...

Создано 21 Январь 2017

11. КИХ фильтр на Verilog

(Разное)

... , .in(sin16), .out(out_bandpass) ); integer i; real f; initial begin $dumpfile("out.vcd"); $dumpvars(0,testbench); f=100000; for(i=0; i<4000; i=i+1) begin set_freq(f); #1000; f=f ...

Создано 25 Апрель 2016

12. Простой генератор псевдослучайных чисел

(Проекты Intel Quartus Prime для платы Марсоход3)

... s ),   .ack( w_ack )   ); initial begin   $dumpfile("out.vcd");   $dumpvars(0,tb);   rst <= 1'b1;   #50 rst <= 1'b0;   #100;   #10000;   $finish; end e ...

Создано 14 Март 2016

13. Фотографирование: пульт дистанционного управления к Canon EOS 650D

(Проекты Altera Quartus II для платы Марсоход)

... g but1; canon_rc6 canon_rc6_inst(   .clk( clk),   .button0( but0 ),   .button1( but1 ),   .ir_line ( led )   ); initial begin but0 = 1'b0; but1 = 1'b0; $dumpfile("out.vcd"); $dumpvars(0, ...

Создано 28 Сентябрь 2015

14. FM радио передатчик из платы Марсоход2

(Проекты Altera Quartus II для платы Марсоход2)

... g  nreset; divider div(     .clk(clk500),     .nreset(nreset),     .in_factor(3),     .nclk(nclk) ); initial begin     $dumpfile("o ...

Создано 06 Май 2013

15. Сумматор с переносом на Verilog HDL

(Язык описания аппаратуры Verilog HDL)

... wire [7:0]r_out; wire r_carry; //instance of module being studied adder adder_inst(   .a(var_a),   .b(var_b),   .out(r_out),   .carry(r_carry) ); initial begin   $dumpfile("out.vcd") ...

Создано 04 Март 2013

16. Проект-исследование счетчика на DET Flip-Flop

(Проекты Altera Quartus II для платы Марсоход2)

... (    .c(clk),    .d(data),    .q(q)   ); initial begin   $dumpfile("out.vcd");   $dumpvars(0,testbench);   #1000;   $finish; end endmodule Компили ...

Создано 17 Ноябрь 2012

17. Симуляция проекта Amber с Icarus Verilog.

(ARM System-on-Chip)

... qq VCD info: dumpfile out.vcd opened for output. reseting.. Load boot memory from hello-world.mem Read in 951 lines log file tests.log, timeout 0, test name my ARM simulation go.. Marsohod2: Hello, Wor ...

Создано 24 Сентябрь 2012

18. Симуляция проекта Amber23 для платы Марсоход2. Исполнение программы Hello-World!

(Исходный код)

... s forever #6.25 clk_80mhz = ~clk_80mhz; end initial begin $dumpfile("out.vcd"); $dumpvars(0,tb); $display("reseting.."); sysrst = 1'd0; #10000  ...

Создано 24 Сентябрь 2012

19. Реализация SIN и COS на Verilog

(Язык описания аппаратуры Verilog HDL)

... ой будем так: initial begin   $dumpfile("out.vcd");   $dumpvars(0,testbench);   my_time=0;   freq=500;    #10000;   freq=1000;    #10000;   freq=1 ...

Создано 22 Май 2012

20. Счетчик в коде Грея

(Язык описания аппаратуры Verilog HDL)

... p; .q(cnt_value)     ); */ initial begin $dumpfile("out.vcd"); $dumpvars(-1, test); nreset=0; @(posedge clk); #0; nreset=1; #400; $finish(); end endmodule   Симулируем с ...

Создано 12 Апрель 2012