Язык описания аппаратуры Verilog HDL

1. Пошаговая инструкция для Quartus II: Симуляция проекта

(Intel Quartus Prime)

... окно мастера-помошника создания проекта. Нажимаем кнопку Next. Шаг 4. Выбираем папку, где будет размещен проект. Я выбрал c:\altera\marsohod\flipflop_sim. И указываем название проекта flipflop. ...

Создано 10 Август 2010

2. Введение в Verilog. Пятый урок, Синхронная логика.

(Разное)

... это D-триггера. Вот графическое изображение D-триггера: D-Триггер (flipflop) – это специальный логический элемент, способный запоминать. Такой триггер запоминает логическое значение сигнала входа ...

Создано 03 Август 2010

3. Введение в Verilog, Первый урок.

(Разное)

... В англоязычных статьях D-триггер называют flipflop. Регистры описываются так же как и провода: reg [3:0] m; reg [0:100] n; Они могут использоваться так же, как и провода в правой части выражений, ...

Создано 30 Июнь 2010