Sidebar

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
    • Проект Марсоход
    • Проект Марсоход2
      • Amber ARM SoCAmber ARM SoC
    • Проект Марсоход2RPI
    • Проект Марсоход3
    • Проект M02mini
    • Примеры программ
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

Атака MBFTDI Атлантис ZX Spectrum LMX9838 Bluetooth машинка Verilog примеры MAX10 Фоторамка Часть3 Фреймбуффер Дешифратор асинхронный сброс fopen инжектор USB HOST RS-232 терминал кошка Verilog ЦАП Quartus Marsohod2 Altera Мультиплексор SDR radio САПР Испытание Quartus II v12 0 SP1 Altera Quartus II ПЛИС USB JTAG LFSR интерпретатор JTAG Волшебная шкатулка ЛУТ SignalTap Счетчик кода Грея FPGA RTLViewer программатор FIFO MIPSfpga схемотехника ALtera Синтезатор нот на VERILOG OpenCores тестбенч

Комментарии

  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Jada 16.01.2021 03:14
    Hey very nice blog!

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Nelly 15.01.2021 17:31
    When some one searches for his necessary thing, thus he/she wishes to be available that in detail ...

    Подробнее...

     
  • Проект FPGA для платы Марсоход2bis и платы расширения с 7-ми сегментным индикатором

    foxtail 15.01.2021 11:51
    Так. Проблема во мне. Я не той стороной вставил плату. Можно удалить мой предыдущий коммент.

    Подробнее...

     
  • Проект FPGA для платы Марсоход2bis и платы расширения с 7-ми сегментным индикатором

    foxtail 15.01.2021 08:56
    Я короче, купил эту плату со встроенным чипом памяти. Включил. И тут чип памяти, походу, короткое ...

    Подробнее...

     
  • Симуляция проектов в Quartus Prime v20.1 через редактор Waveform

    topazaykv 12.12.2020 09:21
    Спасибо большое! Такую же ошибку словил)

    Подробнее...

На форуме

  • Нет сообщений для показа
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Плата Марсоход
    • Проекты
  • Плата Марсоход2
    • Описание платы Марсоход2
    • Описание платы Марсоход2bis
    • Проекты
    • Amber ARM SoCAmber ARM SoC
    • Шилд разъемов
    • Шилд Ethernet
    • Шилд 7-ми сегментного индикатора
  • Марсоход2RPI
    • Проекты
  • Плата Марсоход3
    • Проекты
    • MIPSfpga

Проекты Altera Quartus II для платы Марсоход2

Результат поиска: найдено 12 объектов.

Совпадение
Ограничение области поиска
1. Запуск тестовых программ в SoC MIPSfpga на плате Марсоход3
(MIPSfpga в плате Марсоход3)
6nfNwk0P53g Первоначально, вариант обвязки MIPSfpga+ процессора MIPS microAptiv UP для FPGA написал Yuri Panchul на основе обвязки MIPSfpga 1.0 написанной Sarah Harris. Затем MIPSfpga+ существенно развил ...
Создано 18 ноября 2017
2. Симуляция АЦП в ПЛИС MAX10.
(FPGA & Verilog блог)
... ) ) adc_inst (   .chsel ( 5'd0 ), // 5-bits channel selection.   .soc ( 1'b1 ), // signal Start-of-Conversion to ADC   .eoc ( ), // signal end of conversion.   //Data can be latched on the positive edg ...
Создано 13 марта 2017
3. Нестабильность проектов ПЛИС
(Разное)
... проектов и для симуляции. 2) не используйте защелки данных по управляющему уровню (latch), для запоминания и хранения данных есть регистры, используйте регистры 3) не используйте задержки сигнала ...
Создано 22 апреля 2015
4. Воспроизведение звука. DeltaSigma ЦАП.
(Проекты Altera Quartus II для платы Марсоход2)
... Output of Sigma adder reg [9:0] SigmaLatch; // Latches output of Sigma adder reg [9:0] DeltaB; // B input of Delta adder always @(SigmaLatch) DeltaB =  ...
Создано 03 декабря 2013
5. Verilog Gotchas
(Разное)
Возможно немного странная тема, но думаю кому нибудь будет интересно. Недавно набрел в интернетах на статьи авторов – это Stuart Sutherland, Don Mills и Chris Spear. Сами статьи на английском можно ...
Создано 06 марта 2013
6. Проект-исследование счетчика на DET Flip-Flop
(Проекты Altera Quartus II для платы Марсоход2)
Как известно, все цифровые схемы строятся по общему принципу «машины состояния». Вся схема проекта состоит как-бы из двух частей: регистров, которые хранят текущее состояние системы и комбинационной логики, ...
Создано 17 ноября 2012
7. Дешифратор
(Язык описания аппаратуры Verilog HDL)
...  что делать для остальных входных кодов с 10го по 15й не описано, а значит он считает, что на выходе должно быть предыдущее значение. Сделать это можно только если в схеме появятся элементы памяти в виде защел ...
Создано 01 декабря 2011
8. Декодер
(Язык описания аппаратуры Verilog HDL)
... на. При такой реализации в проекте появятся элементы памяти в виде защелок (latches). В этом описании получается что при входных значениях 6 или 7 на выходе должно получиться не какое-то новое число, а то,  ...
Создано 28 ноября 2011
9. Мультиплексор
(Язык описания аппаратуры Verilog HDL)
Вот что написано в Википедии: "Mультиплексор — устройство, имеющее несколько сигнальных входов, один или более управляющих входов и один выход. Мультиплексор позволяет передать сигнал с одного из входов ...
Создано 19 апреля 2011
10. Мультиплексор
(Комментарии)
в Verilog тип reg это не всегда "устройство хранения" - триггер или защелка (latch). Этот факт всегда вызывает недоумение у начинающих (и у меня когда-то то же). Самое простой и немного примитивный способ ...
Создано 19 апреля 2011
11. Счетчик в коде Грея
(Комментарии)
А что мешает во второй "неправильной" схеме просто задержать выдачу результата на один такт, поставив в конце дополнительный latch? По идее, в этом-то случае как раз гарантированно сменяется именно один ...
Создано 11 ноября 2018
12. Проект-исследование счетчика на DET Flip-Flop
(Комментарии)
... latch. ...
Создано 19 ноября 2012

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
    • Проект Марсоход
    • Проект Марсоход2
      • Amber ARM SoCAmber ARM SoC
    • Проект Марсоход2RPI
    • Проект Марсоход3
    • Проект M02mini
    • Примеры программ
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

схемы в Quartus II Убить MAX Altera Canon RC6 назначения в проекте НАНО-паяльник Марсоход Играем мелодию Подмосковные вечера Появились платы плата Марсоход светодиодный куб Марсоход2RPI Про наш сайт Verilog HDL ПЛИС CPLD Quartus II project MIPS фоторамка Декодер JTAG Продуваем форсунки SDRAM Атлантис в космосе CRC32 Анонс новой платы фаза удаленное управление тестбенч Verilog FPGA FTDI USBTerm USB приемник Плата Марсоход2bis Verilog примеры Игрушка Модуль USB функции Scratch Quartus Prime Etherium Демультиплексор Дешифратор работающего в Ubuntu Linux главы 1 1 и 1 сигнал Ethernet пакет

Комментарии

  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Jada 16.01.2021 03:14
    Hey very nice blog!

    Подробнее...

     
  • Пошаговая инструкция для Quartus II: Симуляция проекта

    Nelly 15.01.2021 17:31
    When some one searches for his necessary thing, thus he/she wishes to be available that in detail ...

    Подробнее...

     
  • Проект FPGA для платы Марсоход2bis и платы расширения с 7-ми сегментным индикатором

    foxtail 15.01.2021 11:51
    Так. Проблема во мне. Я не той стороной вставил плату. Можно удалить мой предыдущий коммент.

    Подробнее...

     
  • Проект FPGA для платы Марсоход2bis и платы расширения с 7-ми сегментным индикатором

    foxtail 15.01.2021 08:56
    Я короче, купил эту плату со встроенным чипом памяти. Включил. И тут чип памяти, походу, короткое ...

    Подробнее...

     
  • Симуляция проектов в Quartus Prime v20.1 через редактор Waveform

    topazaykv 12.12.2020 09:21
    Спасибо большое! Такую же ошибку словил)

    Подробнее...

На форуме

  • Нет сообщений для показа

Реклама