Язык описания аппаратуры Verilog HDL

1. Отладка программ в MIPSfpga

(MIPSfpga в плате Марсоход3)

... до собственно отладки. Запускаем новый терминал cmd.exe. Далее запускаем GDB и ведем отладку: >mips-mti-elf-gdb -q program.elf (gdb) target remote localhost:3333 (gdb) set endian little (gdb) monitor re ...

Создано 18 Март 2018

2. Интерфейс Verilog VPI

(Разное)

... system tasks, например, $display, $monitor, $finish. Про некоторые из них я уже писал. Интерфейс VPI призван облегчить отладку, дать разработчикам возможность добавлять новую функциональность для отладки ...

Создано 24 Январь 2014

3. Тестбенч ИК приемника

(Исходный код)

... n #60000 $finish; end //запишем сигналы в файл, что бы потом посмотреть в виде //осцилограмм initial begin $dumpfile("out.vcd"); $dumpvars(0,ir_receiver_test); end //initial // $monitor($stim ...

Создано 09 Февраль 2011

4. Тестбенч приемника USB

(Разное)

...  //выведем на консоль изменение некоторых сигналов initial $monitor($stime,, reset,, clk,,, dp,, dm,, EOP); endmodule Теперь, когда тестбенч написан, попробуем провести функциональную симуляцию. С ...

Создано 17 Январь 2011

5. Симулятор ModelSim

(Разное)

... ounter);   $dumpvars(0,counter_inst); end initial   $monitor($stime,, reset,, clk,,, wdata,, wr,, data_cnt); endmodule Вот эти файлы я попробую использовать для демонстрации работы  ...

Создано 13 Декабрь 2010

6. Симуляция проекта с помощью Icarus-Verilog

(Разное)

... ледующего анализа сигналов initial begin   $dumpfile("out.vcd");   $dumpvars(0,test_counter); end //наблюдаем на некоторыми сигналами системы initial $monitor($stime,, reset,, clk,,, w ...

Создано 28 Ноябрь 2010

7. Verilog System Tasks

(Разное)

...  $display(“at moment %d addr is %h”,$time,addr); -- at moment 200 addr is 1fe04400 Ключевое слово $monitor. Язык Verilog предлагает механизм отслеживания момента изменения сигнала. Делается ...

Создано 28 Ноябрь 2010

8. Симуляция проекта с помощью Icarus-Verilog

(Комментарии)

> $monitor($stime ,, reset,, clk,,, wdata,, wr,, data_cnt) А для чего по две-три запятые? ...

Создано 19 Октябрь 2017

9. Первый проект для платы Марсоход2

(Комментарии)

Отвечу сам себе :) Необходимо поменять параметры модуля hvsync в соответствии с документом "VESA and Industry Standards and Guidelines for Computer Display Monitor Timing" (гуглится). К тому же, необходим ...

Создано 30 Март 2014

10. Тест SDRAM или "Фреймбуффер2"

(Комментарии)

ftp://ftp.cs.nctu.edu.tw/pub/csie/Software/X11/private/VeSaSpEcS/VESA_Document_Center_Monitor_Interface/DMTv1r11.pdf Режим - Reduced Blanking Оу. Оказывается существуют и такие режимы. Спасибо. Поторопился, ...

Создано 06 Октябрь 2014

11. Тест SDRAM или "Фреймбуффер2"

(Комментарии)

ftp://ftp.cs.nctu.edu.tw/pub/csie/Software/X11/private/VeSaSpEcS/VESA_Document_Center_Monitor_Interface/DMTv1r11.pdf Режим - Reduced Blanking Оу. Оказывается существуют и такие режимы. Спасибо. Поторопился, ...

Создано 03 Октябрь 2014

12. Тест SDRAM или "Фреймбуффер2"

(Комментарии)

ftp://ftp.cs.nctu.edu.tw/pub/csie/Software/X11/private/VeSaSpEcS/VESA_Document_Center_Monitor_Interface/DMTv1r11.pdf Режим - Reduced Blanking ...

Создано 03 Октябрь 2014

13. Тест SDRAM или "Фреймбуффер2"

(Комментарии)

Судя по логу, составленному программой Free Serial Monitor, программа mode открывает порт, но никакой информации через него не идет. Пробовал снижать скорость... Данные не уходят :(... ...

Создано 26 Сентябрь 2012