Sidebar

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

MAX10 Цветомузыка в FPGA MBFTDI Новый Quartus Prime v17 Quartus II Часть3 Регистровая логика Altera JTAG двоичный счетчик ALTERA программатор 28BYJ-48 ПЛИС асинхронный сброс make dep Микрофон описание схем КИХ FPGA Синтез звука программатор MBFTDI тестбенч геркон Умный дом CPLD Прогррамматор MBFTDI О нас Bitcoin схема InnovateFPGA финал CORE марсоход2 схемотехника 10M02 Gray Code Терминал VT100 MS Visual Studio crosstool-ng работа над ошибками фаза modelsim алгоритм SL4A отладка Код Грея Altera Quartus II видео игра Теннис Verilog

Комментарии

  • Verilog State Machine Framework

    buy cialis soft tabs 17.04.2021 23:57
    Its like you read my mind! You seem to know a lot about this, like you wrote the book in it or ...

    Подробнее...

     
  • Интел анонсировала выпуск новых FPGA Cyclone 10

    Holly 16.04.2021 17:51
    Промокод на бесплатную доставку очень популярен, хотя сейчас, наверное, онлайн-магазины и без того в ...

    Подробнее...

     
  • Двигатели

    tadalafil 40 mg uk 16.04.2021 09:20
    tadalafil 40 mg uk: tadalafili.com/ (https://tadalafili.com/)

    Подробнее...

     
  • Компиляция hello-world для Amber ARM SoC

    Clyde 15.04.2021 07:06
    фильм онлайн онлайн фильм: 00-tv.com/.../...

    Подробнее...

     
  • Подключение платы Марсоход к телефону с ОС Android

    Bud 13.04.2021 12:57
    I leaνe a commеnt when I appreciate a post on a blog orr I һhаve something to add to the converѕatiоn.

    Подробнее...

На форуме

  • Нет сообщений для показа
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Плата Марсоход
    • Проекты
  • Плата Марсоход2
    • Описание платы Марсоход2
    • Описание платы Марсоход2bis
    • Проекты
    • Amber ARM SoCAmber ARM SoC
    • Шилд разъемов
    • Шилд Ethernet
    • Шилд 7-ми сегментного индикатора
  • Марсоход2RPI
    • Проекты
  • Плата Марсоход3
    • Проекты
    • MIPSfpga

Язык описания аппаратуры Verilog HDL

Результат поиска: найдено 13 объектов.

Совпадение
Ограничение области поиска
1. Отладка программ в MIPSfpga
(MIPSfpga в плате Марсоход3)
... e. Далее запускаем GDB и ведем отладку: >mips-mti-elf-gdb -q program.elf (gdb) target remote localhost:3333 (gdb) set endian little (gdb) monitor reset halt (gdb) load (gdb) b main (gdb) c Можно ход ...
Создано 18 марта 2018
2. Интерфейс Verilog VPI
(Разное)
... system tasks, например, $display, $monitor, $finish. Про некоторые из них я уже писал. Интерфейс VPI призван облегчить отладку, дать разработчикам возможность добавлять новую функциональность для отладки ...
Создано 24 января 2014
3. Тестбенч ИК приемника
(Исходный код)
//тестбенч ИК приемника, который передает принятые коды //через последовательный порт `timescale 1us / 1ns module ir_receiver_test; //генерируем тактовую частоту 5Мгц reg clk; //в начале регистр ...
Создано 09 февраля 2011
4. Тестбенч приемника USB
(Разное)
Очень часто бывает довольно трудно разобраться как работает тот или иной модуль. Можно часами рассматривать принципиальную схему устройства или его описание на языке Verilog и ничего не понимать в ней. ...
Создано 17 января 2011
5. Симулятор ModelSim
(Разное)
Хочу рассказать немного про симуляцию цифровых проектов. Да-да. Тема эта уже поднималась несколько раз, и, конечно – это неисчерпаемая тема. Я уже когда-то писал про симуляцию средствами Quartus II версии ...
Создано 13 декабря 2010
6. Симуляция проекта с помощью Icarus-Verilog
(Разное)
После некоторых раздумий я решил написать статью о симуляции Verilog проектов с помощью пакета программ icarus-verilog. Мне кажется, что это лучший способ «быстро попробовать» возможности симуляции. Конечно, ...
Создано 28 ноября 2010
7. Verilog System Tasks
(Разное)
...  $display(“at moment %d addr is %h”,$time,addr); -- at moment 200 addr is 1fe04400 Ключевое слово $monitor. Язык Verilog предлагает механизм отслеживания момента изменения сигнала. Делается ...
Создано 28 ноября 2010
8. Симуляция проекта с помощью Icarus-Verilog
(Комментарии)
> $monitor($stime ,, reset,, clk,,, wdata,, wr,, data_cnt) А для чего по две-три запятые? ...
Создано 19 октября 2017
9. Первый проект для платы Марсоход2
(Комментарии)
Отвечу сам себе :) Необходимо поменять параметры модуля hvsync в соответствии с документом "VESA and Industry Standards and Guidelines for Computer Display Monitor Timing" (гуглится). К тому же, необходим ...
Создано 30 марта 2014
10. Тест SDRAM или "Фреймбуффер2"
(Комментарии)
ftp://ftp.cs.nctu.edu.tw/pub/csie/Software/X11/private/VeSaSpEcS/VESA_Document_Center_Monitor_Interface/DMTv1r11.pdf Режим - Reduced Blanking Оу. Оказывается существуют и такие режимы. Спасибо. Поторопился, ...
Создано 06 октября 2014
11. Тест SDRAM или "Фреймбуффер2"
(Комментарии)
ftp://ftp.cs.nctu.edu.tw/pub/csie/Software/X11/private/VeSaSpEcS/VESA_Document_Center_Monitor_Interface/DMTv1r11.pdf Режим - Reduced Blanking Оу. Оказывается существуют и такие режимы. Спасибо. Поторопился, ...
Создано 03 октября 2014
12. Тест SDRAM или "Фреймбуффер2"
(Комментарии)
ftp://ftp.cs.nctu.edu.tw/pub/csie/Software/X11/private/VeSaSpEcS/VESA_Document_Center_Monitor_Interface/DMTv1r11.pdf Режим - Reduced Blanking ...
Создано 03 октября 2014
13. Тест SDRAM или "Фреймбуффер2"
(Комментарии)
Судя по логу, составленному программой Free Serial Monitor, программа mode открывает порт, но никакой информации через него не идет. Пробовал снижать скорость... Данные не уходят :(... ...
Создано 26 сентября 2012

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

Хексовый видеоадаптер FIFO boot-loader Altera MAX II цифровая схема тестбенч системные функции RTLViewer Quartus II Марсоход2RPI Тестбенч ИК приемника пила Pi-zero Марсоход3 Lattice Проект FPGA SL4A Sourcery Programmer конденсатор синхронное FIFO Машина мыльных пузырей измерение ПЛИС HDMI VGA FONT удаленное управление Icarus Verilog DipTrace сенсор VHDL FPGA модуляция JTAG плата Марсоход toolchain Портирование проекта MTBF Лабиринт инжектор технология микросхем USB host симуляция проекта программатор MBFTDI Кое-что новенькое управление monitor Испытание Quartus II v12 0 SP1

Комментарии

  • Verilog State Machine Framework

    buy cialis soft tabs 17.04.2021 23:57
    Its like you read my mind! You seem to know a lot about this, like you wrote the book in it or ...

    Подробнее...

     
  • Интел анонсировала выпуск новых FPGA Cyclone 10

    Holly 16.04.2021 17:51
    Промокод на бесплатную доставку очень популярен, хотя сейчас, наверное, онлайн-магазины и без того в ...

    Подробнее...

     
  • Двигатели

    tadalafil 40 mg uk 16.04.2021 09:20
    tadalafil 40 mg uk: tadalafili.com/ (https://tadalafili.com/)

    Подробнее...

     
  • Компиляция hello-world для Amber ARM SoC

    Clyde 15.04.2021 07:06
    фильм онлайн онлайн фильм: 00-tv.com/.../...

    Подробнее...

     
  • Подключение платы Марсоход к телефону с ОС Android

    Bud 13.04.2021 12:57
    I leaνe a commеnt when I appreciate a post on a blog orr I һhаve something to add to the converѕatiоn.

    Подробнее...

На форуме

  • Нет сообщений для показа

Реклама