примеры проектов verilog Altera ПЛИС Второй урок Иерархия проекта OpenOCD vcash Verilog testbench 1 для начинающих Verilog схемотехника сигнал carry цветомузыка SDR радио приемник теннис Passive Serial Serial port ДНК JTAG последовательный порт VHDL самолеты MAX II Волшебство ffmpeg testbench ZX Spectrum HDMI memcpy ds18b20 Microsoft FTDI печатная плата Verilog примеры демультиплексор MIPSfpga Изменения на сайте TFilter SDRAM Счетчики Прогррамматор MBFTDI Генератор iverilog Машина мыльных пузырей Quartus II симулятор симуляция проекта АЦП тестбенч