Язык описания аппаратуры Verilog HDL

1. Подборка проектов для платы Марсоход2bis

(Проекты для платы Марсоход2bis)

... нужные для последовательного порта. По нажатию кнопки на плате активизируется конечный автомат (state machine), который передает в последовательный порт побайтно текстовую фразу "Hello world! ". Кажды ...

Создано 26 Август 2019

2. Verilog State Machine Framework

(Проекты Altera Quartus Prime для платы Марсоход3)

Рискну предложить почтенной публике мое новейшее "изобретение": VSMF, Verilog State Machine Framework. Я делаю его для одного из наших внутренних проектов. Пока это не полностью завершенная работа, ...

Создано 24 Октябрь 2015

3. Обновление для простого SDRAM контроллера

(Разное)

... downto 0) := "100"; --state machine register signal sdram_cmd : std_logic_vector(2 downto 0) := (others => '1'); --command register signal wr_data1 : std_logic_vector(15 downto ...

Создано 05 Март 2015

4. Простые советы по стилю Verilog

(Разное)

...  отдельная большая тема. Я уже как-то писал про это. Таким образом, переходим к понятию конечного автомата – state machine. Текущее состояние проекта-схемы хранится в регистрах, которые мы описывае ...

Создано 18 Октябрь 2013

5. Amber ARM впервые работает на плате Марсоход2!

(ARM System-on-Chip)

... State Machine Viewer то можно видеть, что компилятор Quartus II действительно неправильно определил поведение описанной на языке Verilog машины состояний. Quartus II считает, что у этой машины начальное ...

Создано 25 Сентябрь 2012

6. Сделаем игру Волк-Коза-Капуста

(Проекты Altera Quartus II для платы Марсоход)

... извлекать из текста «программ» Verilog или VHDL описания state machines, тоесть «автоматов». После компиляции проекта в среде QuartusII заходим в меню Tools\Netlist Viewers\State ...

Создано 14 Июнь 2010

7. Подборка статей и книг по программированию ПЛИС и языкам Verilog, VHDL, AHDL

(Разное)

... and Shifting Circuit Techniques.pdf Case Study 1 - DC motor control.pdf Case Study 2- Digital Filter Design.pdf Chapter 1Introduction to Finite-State Machines and State Diagrams for the Design.pdf ...

Создано 03 Май 2010

8. Модуль на VERILOG играет музыку

(Исходный код)

// MUSICAL STATE MACHINE FOR "PODMOSKOVNYE VECHERA" // Играем "Подмосковные вечера"! module music(     input wire nrst,    //reset signal / сигнал ...

Создано 25 Январь 2010

9. Счетчик в коде Грея

(Комментарии)

а про стили написания есть одна статейка. называется Synthesizable Finite State Machine Design Techniques Using the New SystemVerilog 3.0 Enhancements. там подробно описаны стили описания и результирующующ ...

Создано 26 Июнь 2015

10. Amber ARM впервые работает на плате Марсоход2!

(Комментарии)

а так пробовали? // User-encoded state machine (* syn_encoding = "user" *) reg [1:0] state; ...

Создано 27 Сентябрь 2012