Sidebar

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
    • Проект Марсоход
    • Проект МА3128
    • Проект MCY112
    • Проект Марсоход3GW
    • Проект Марсоход2
    • Проект Марсоход2RPI
    • Проект Марсоход3
    • Проект M02mini
    • Примеры программ
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Тэги

датчик MBFTDI Android синхронный сброс солнечное затмение Описание интерфейса PS2 miner Quartus II Lattice ядра ОС Windows INITRD Altera Quartus II Пожар в ДатаЦентре игра жизнь Телескоп БТА Архыз измерение Марсоход3 ПЛИС внутри ПЛИС Verilog счетчик грея SVF Player Система на кристалле защелкаб latch CodeBench Эффект Эхо random MA3128 Убить MAX измерения Connector shield Altera Verilog VPI Gray Code M02mini плата Марсоход Синтезатор нот на VERILOG Canon RC6 Симуляция микроконтроллер Terasic FPGA TAP controller LVSD PM-радио FT4232 дальномер decoder Есть домен! измерение длительности MBFDI

Комментарии

  • Введение в Verilog, Четвертый урок. Поведенческие блоки.

    Андрей_С. 30.09.2023 22:56
    А что Вы подразумеваете под термином "цепи из комбинаторной логики"? Может быть всё же из "комбинационной ...

    Подробнее...

     
  • Плата Марсоход3GW (Gowin)

    afad 07.09.2023 17:51
    Вопрос по схеме. В документации (документ UG803) указывается, что вывод VCCIO3 (pin.12) это вывод ...

    Подробнее...

     
  • Передаем Ethernet-пакет

    Dmitriy D 07.09.2023 05:46
    Спасибо за ответ и за вашу статью. По описанию вручную получилось посчитать эту контрольную сумму ...

    Подробнее...

     
  • Передаем Ethernet-пакет

    umarsohod 06.09.2023 11:41
    Я эту сумму не считал, а взял из готового пакета. Это, кстати, в статье написано. Если спросить гугл ...

    Подробнее...

     
  • Передаем Ethernet-пакет

    Dmitriy D 06.09.2023 08:49
    Здравствуйте, подскажите как в модуле "c64x8" получилась такая контрольная сумма: 6'h20: q = 8'hb8; 6'h21 ...

    Подробнее...

На форуме

  • Нет сообщений для показа
МАРСОХОД

Open Source Hardware Project

  • Программатор MBFTDI
    • SVF player
    • Драйвер Quartus II
    • Режим USB-to-COM
    • Режим BitBang
  • Марсоход
    • Проекты
  • MA3128
    • Проекты
  • MCY112
    • Проекты
  • Марсоход3GW
    • Проекты
    • Шилд Ethernet
    • Шилд разъемов
    • Шилд 7-ми сегментного индикатора
  • Марсоход2
    • Описание платы Марсоход2
    • Описание платы Марсоход2bis
    • Проекты
    • Amber ARM SoCAmber ARM SoC
    • Шилд разъемов
    • Шилд 7-ми сегментного индикатора
    • Шилд Ethernet
  • Марсоход2RPI
    • Проекты

Исходный код

Некоторые статьи ссылаются на исходный код. Это могут быть программы на Verilog HDL, C/C++, Python и прочие.

Этот раздел представляет несколько избранных исходных текстов.

Фильтры
Список материалов в категории Исходный код
Заголовок Дата создания Просмотры
Симуляция проекта Amber23 для платы Марсоход2. Исполнение программы Hello-World! 24 сентября 2012 Просмотров: 12567
Исходный код тестбенча для мПЛИС (проект ПЛИС внутри ПЛИС) 20 июня 2011 Просмотров: 9501
Исходный код ПЛИС внутри ПЛИС 20 июня 2011 Просмотров: 10151
Тестбенч игры Теннис 05 марта 2011 Просмотров: 8915
Улучшенный модуль генерации синхросигналов VGA 20 февраля 2011 Просмотров: 13871
Тестбенч модуля синхронизации для VGA 20 февраля 2011 Просмотров: 12472
Тестбенч ИК приемника 09 февраля 2011 Просмотров: 12544
Приемо-передатчик последовательного порта 09 февраля 2011 Просмотров: 15383
Модуль ИК приемника на Verilog 09 февраля 2011 Просмотров: 14128
Модуль приемника USB (с сигналом сброса на некоторые регистры) 17 января 2011 Просмотров: 10361

Страница 1 из 3

  • В начало
  • Назад
  • 1
  • 2
  • 3
  • Вперёд
  • В конец

Смотрите

  • Главная
  • FPGA блог
  • Форум
  • С чего начать?
  • Проекты
    • Проект Марсоход
    • Проект МА3128
    • Проект MCY112
    • Проект Марсоход3GW
    • Проект Марсоход2
    • Проект Марсоход2RPI
    • Проект Марсоход3
    • Проект M02mini
    • Примеры программ
  • Intel Quartus Prime
  • Verilog
  • Скачать
  • Магазин
  • О нас

Подписка

feed1

Тэги

Verilog ПЛИС программатор MBFTDI ИК приемник USB host Icarus 28BYJ-48 последовательный порт Симуляция проекта Теннис ENDIR Анонс новой платы плата Марсоход полифония Марсоходы Начало Клонирования Linux Blockchain MAX10 симуляция MBFTDI Raspberry PI3 Altera Quartus II семи-сегментный индикатор UsbBlaster Marble Machine debug AMBER ARM v2a Verilog примеры проект Quartus II MAX II Intel Проект FPGA FIFO vcash алгоритм гитара управление капча Python make dep частотомер монтаж плат светодиод контроллер памяти Altera взято с хабра Marsohod3GW CPLD программатор SVFPlayer

Комментарии

  • Введение в Verilog, Четвертый урок. Поведенческие блоки.

    Андрей_С. 30.09.2023 22:56
    А что Вы подразумеваете под термином "цепи из комбинаторной логики"? Может быть всё же из "комбинационной ...

    Подробнее...

     
  • Плата Марсоход3GW (Gowin)

    afad 07.09.2023 17:51
    Вопрос по схеме. В документации (документ UG803) указывается, что вывод VCCIO3 (pin.12) это вывод ...

    Подробнее...

     
  • Передаем Ethernet-пакет

    Dmitriy D 07.09.2023 05:46
    Спасибо за ответ и за вашу статью. По описанию вручную получилось посчитать эту контрольную сумму ...

    Подробнее...

     
  • Передаем Ethernet-пакет

    umarsohod 06.09.2023 11:41
    Я эту сумму не считал, а взял из готового пакета. Это, кстати, в статье написано. Если спросить гугл ...

    Подробнее...

     
  • Передаем Ethernet-пакет

    Dmitriy D 06.09.2023 08:49
    Здравствуйте, подскажите как в модуле "c64x8" получилась такая контрольная сумма: 6'h20: q = 8'hb8; 6'h21 ...

    Подробнее...

На форуме

  • Нет сообщений для показа

Реклама