Sidebar
×
Смотрите
Шасси Марсохода
FPGA блог
Форум
Платы FPGA
Intel Quartus Prime
Verilog
Скачать
Магазин
О нас
Тэги
Scripting Layer For Android
машина состояний
MAX10
ROSH 10
WebServer HTTP-GET
CPLD
Etherium
Bootloader
Icarus Verilog
часы
Altera
радио
сигнал
FPGA
Altera Quartus II
робот
SDRAM
Verilog тестбенч
АЦП
терминал VT100
button
Initial Ram Disk
космос
Modelsim
ИК приемник
FPGA Cyclone III
передача в ПЛИС
ARM v2a
LFSR
icarus-verilog
спам
VHDL
SHA256
последовательный порт
MCY316
MPSSE
ModelSim
фоторамка
Altera MAX10
FTDI
Verilog
небо
НАЧАЛО
ПЛИС
Xilinx
Система на кристалле
PSRAM
island- style FPGA
синхронная логика
типы сигналов
Комментарии
Загрузка Quartus Web/Prime
Арина
18.09.2026 10:25
А хооть одна поддерживает циклон 1? нужна вот 8.1 а нет нигде(
Подробнее...
Выделение момента изменения сигналов на Verilog
jeckk
01.09.2026 05:38
Спасибо, как раз за утренним кофе зашло! :lol:
Подробнее...
Quartus II. Часть4. Элементы комбинированной логики. Счетчик.
jeckk
30.08.2026 09:52
где постановка задачи, что за rf-триггер, для чего он понадобился
Подробнее...
Симуляция проектов в Quartus Prime v20.1 через редактор Waveform
jeckk
30.08.2026 03:21
у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...
Подробнее...
Введение в Verilog, Третий урок - арифметика и логика
jeckk
29.08.2026 13:46
#1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...
Подробнее...
На форуме
Нет сообщений для показа
МАРСОХОД
Open Source Hardware Project
Искать...
Программатор MBFTDI
SVF player
Драйвер Quartus II
Режим USB-to-COM
Режим BitBang
Марсоход
MA3128
Марсоход3GW2
Марсоход2bis
Марсоход2RPI
Марсоход3
×
Ошибка
Категория не найдена
Смотрите
Шасси Марсохода
FPGA блог
Форум
Платы FPGA
Intel Quartus Prime
Verilog
Скачать
Магазин
О нас
Подписка
Тэги
перенос
КИХ
Altera
USB cable
Verilog
FTDI
ПЛИС
кормушка
Quartus Prime
программирование FPGA
защелка
JTAG Server
Dhrystone
RS232
машинка
ИК интерфейс
HDMI
схемотехника FPGA
шаговые двигатели Raspberry
CPLD
latch
Python
температура
симуляция
ALtera
Уроки Verilog HDL
Modelsim
Система команд
Quartus II
схема
кросс-компилятор
TAP Controller
преобразователь уровней
dynamic phase shift
пошаговые инструкции
always
датчик
FPGA
Scratch
VSMF
ASIC
MCY112
марсоход
ПЛИС
Марсоход2RPI
GOWIN
MA3128
place and route
симулятор
VHDL
Комментарии
Загрузка Quartus Web/Prime
Арина
18.09.2026 10:25
А хооть одна поддерживает циклон 1? нужна вот 8.1 а нет нигде(
Подробнее...
Выделение момента изменения сигналов на Verilog
jeckk
01.09.2026 05:38
Спасибо, как раз за утренним кофе зашло! :lol:
Подробнее...
Quartus II. Часть4. Элементы комбинированной логики. Счетчик.
jeckk
30.08.2026 09:52
где постановка задачи, что за rf-триггер, для чего он понадобился
Подробнее...
Симуляция проектов в Quartus Prime v20.1 через редактор Waveform
jeckk
30.08.2026 03:21
у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...
Подробнее...
Введение в Verilog, Третий урок - арифметика и логика
jeckk
29.08.2026 13:46
#1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...
Подробнее...
На форуме
Нет сообщений для показа
Подробнее...