Sidebar
×
Смотрите
Шасси Марсохода
FPGA блог
Форум
Платы FPGA
Intel Quartus Prime
Verilog
Скачать
Магазин
О нас
Тэги
LEDs
Megafunction Wizard Plu-In Manager
плата Марсоход
ПЛИС
Quartus II
Персеиды
Serial
FPGA
initial statement
FT2232
ByteBlaster
сигнал
Санкт-Петербург
Гирлянда
Verilog
NAND
GPIO
игра
Altera
Verilog HDL
display
Quartus Prime
CZN-15E
button
Tennis
FPGA Cyclone III
Марсоход3GW
PCAD
front edge
epm7032S
RISCV
САПР
Ethernet
Android
Syntacore
последовательный порт
MCY112
Cyclone V
MAX10
частотомер
установка SMD на плату
flipflop
сумматор
CPLD
Марсоход
пила
платы разработчика
picorv32
SDRAM
новая плата Марсоход
Комментарии
Выделение момента изменения сигналов на Verilog
jeckk
01.09.2026 05:38
Спасибо, как раз за утренним кофе зашло! :lol:
Подробнее...
Quartus II. Часть4. Элементы комбинированной логики. Счетчик.
jeckk
30.08.2026 09:52
где постановка задачи, что за rf-триггер, для чего он понадобился
Подробнее...
Симуляция проектов в Quartus Prime v20.1 через редактор Waveform
jeckk
30.08.2026 03:21
у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...
Подробнее...
Введение в Verilog, Третий урок - арифметика и логика
jeckk
29.08.2026 13:46
#1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...
Подробнее...
Пошаговая инструкция для Quartus II: сделаем сумматор
jeckk
26.08.2026 07:23
пол-дня танцев с бубном (для души!) и вчера, и опираясь на ваши основы сделал но своё(ваше не пошло) ...
Подробнее...
На форуме
Нет сообщений для показа
МАРСОХОД
Open Source Hardware Project
Искать...
Программатор MBFTDI
SVF player
Драйвер Quartus II
Режим USB-to-COM
Режим BitBang
Марсоход
MA3128
Марсоход3GW2
Марсоход2bis
Марсоход2RPI
Марсоход3
Скачать FPGA проекты, документацию или драйвера
Плата M02mini
Схема платы M02mini
M02mini_schema.pdf
Скачать
Детали
Ordering
Упорядочить по возрастанию
Упорядочить по убыванию
Заголовок по возрастанию
Заголовок по убыванию
Дата по возрастанию
Дата по убыванию
Filename Ascending
Filename Descending
Rating Count Ascending
Rating Count Descending
Rating Ascending
Rating Descending
Downloads Ascending
Downloads Descending
Показать
5
10
15
20
50
Все
Powered by
Phoca Download
Смотрите
Шасси Марсохода
FPGA блог
Форум
Платы FPGA
Intel Quartus Prime
Verilog
Скачать
Магазин
О нас
Подписка
Тэги
MAX10
ультразвук
altera
частотомер
SHA256
FTDI
FPGA
Марсоход2RPI
Altera Quartus II
Фильтр
последовательный порт
Quartus Prime
Сколково
компиляция ядра
ИК управление
Marsohod2RPI
Altera
Pi-Zero
debug
latch
меандр
машинка
луч видеосигнала
система на кристалле
D-триггер
ИК приемник
FIFO
Verilog State Machine Framework
OpenOCD
VHDL
удаленное управление
bugfix
Verilog
counter
FPGA проект
шутка
синхронизатор
random
анализатор протокола USB
плата Марсоход
SL4A
Icarus Verilog
преобразователь уровня
Marble Machine
Cyclone III
не реклама
фоторамка
Посох Деда Мороза
CPLD
CRC32
Комментарии
Выделение момента изменения сигналов на Verilog
jeckk
01.09.2026 05:38
Спасибо, как раз за утренним кофе зашло! :lol:
Подробнее...
Quartus II. Часть4. Элементы комбинированной логики. Счетчик.
jeckk
30.08.2026 09:52
где постановка задачи, что за rf-триггер, для чего он понадобился
Подробнее...
Симуляция проектов в Quartus Prime v20.1 через редактор Waveform
jeckk
30.08.2026 03:21
у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...
Подробнее...
Введение в Verilog, Третий урок - арифметика и логика
jeckk
29.08.2026 13:46
#1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...
Подробнее...
Пошаговая инструкция для Quartus II: сделаем сумматор
jeckk
26.08.2026 07:23
пол-дня танцев с бубном (для души!) и вчера, и опираясь на ваши основы сделал но своё(ваше не пошло) ...
Подробнее...
На форуме
Нет сообщений для показа
Подробнее...