D-триггер Source ПЛИС CPLD Altera Quartus II Cyclone IV JTAG Марсоход2 трассировка сигнала ALTERA CPLD Музыка симуляция Marsohod2 COM port SignalTap RISC-V debug MIPSfpga SDRAM тестбенч USB sender фаза DipTrace Iridium flare FPGA Quartus Prime MAX II синхронизатор MBFTDI назначения в проекте ModelSim печатная плата vcash HDMI Уроки Verilog HDL boot-loader audacity branch state machine Ethernet bitbang ARM v2a Микрофон USBTerm Verilog Altera Quartus II Verilog HDL MCY112