ТЕМА: Тактирование

nckm пишет: эх, если ли бы да на все идеи времени побольше.. :-(

Да Николай это единственная причина, согласен.
Но я вот пытаюсь эту идею оживить, но без вашей помощи я боюсь не обойдусь.
Посоветуйте куда оптимальней приткнуть 32-64К SRAM по адресу и по данным что бы потом запуститься на полночастотном варианте (100МГц).
Мне не приходилось (точнее приходилось очень давно и на VHDL) описывать три стабильные линии для двунаправленной магистрали и поэтому я не уверен что не прокосячу с ШД, поэтому в частности жду статьи от Юрия про описательный механизм инстанциирования двунаправленных линий и шин.
Как вы считаете Николай сделать выгрузку из набортного флеша макса в ОЗУ будет практичней чем делать механизм ожидания ядром поступления комманд при чтении по определенному сегменту адресного пространства. Какие тут за и против?
Останавливает то что на симуляторе то может прокатить а вот в железке то может и ОЗУ битое оказаться, да и при пайке можно наляпать. :)
Еще вопрос как ЗУ навесить на симуль похожее на 24W512.

Может я повторяюсь, но ,если у вас академический интерес, почему именно макс,
на циклоне делать эксперименты гораздо проще - там есть PLL и озу внутри чипа.

umarsohod пишет: Может я повторяюсь, но ,если у вас академический интерес, почему именно макс,
на циклоне делать эксперименты гораздо проще - там есть PLL и озу внутри чипа.

Юрий интерес у меня чисто любительский. Эксперименты со все возможными MCU я уже проделывал на Альтеровских SDK где и PLL не один и синхронная память с разделенным входом-выходом набортная и LEs за 10К. Этап можно сказать пройденный и мозг совсем не будоражит :) А вот с MAX-ом задачка поинтересней во-первых не нужно конфигурацию пихать каждый раз при подаче питания (в отличи от FPGA), во вторых ресурсов не много и это не дает особого "полета фантазии". Ясно что получиться, но желание выжать больше.... спортивный интерес в общем. Знаете как говорят "а слабо" ? :)

На самом деле имеют место две задачи - разработка, здесь желательно иметь максимум возможностей для
экспериментов и максимум средств отладки. и практическое применение - впихивание того что получилось
в минимально- возможный чип. Честно говоря. некоторые проекты для "марсохода" именно так и были сделаны.

umarsohod пишет: На самом деле имеют место две задачи - разработка, здесь желательно иметь максимум возможностей для
экспериментов и максимум средств отладки.

Вот с последним как то не очень сложилось. Дело в том что в марсоходе мы уже выползаем на ноги и скажем до 10-20МГц ногодрыжество еще вполне анализируемо так как есть пусть и скудные средства для ловли "блох". А вот выше 50МГц боюсь уже ничего нет. Что уж говорить о 100МГц я такого не щупал никогда и понятия о том как под эти частоты PCB должна быть разведена не имею. А придется подвешивать внешнее ОЗУ. Фронтов на 30МГц уже не нащупать даже на стареньком Тесле.

umarsohod пишет: и практическое применение - впихивание того что получилось
в минимально- возможный чип. Честно говоря. некоторые проекты для "марсохода" именно так и были сделаны.

Это то и подкупает, Юрий. Понятно что в EP3C25 влезет даже x86.

В таком случае может пытаться "выжать максимум" только из одного макса, без внешней объвязки?

umarsohod пишет: В таком случае может пытаться "выжать максимум" только из одного макса, без внешней объвязки?

В этом направлении все хорошо кроме памяти, нечем ее заменить внутри макса, кроме флеша. А флеш ресурс не очень удобный для использования да и ограниченный в циклах на запись.

Без памяти совсем уж швах, предположим что идею Николая про видеоигру тенис нужно развить, к примеру в тетрис. Это уже не два перемещаемых по экрану блока а множество, к тому же разноцветных. Как минимум нужно хранить координату угла и протяженность. В стакан может и 50 объектов собраться и не уйти, это 100 координат - если по осям экрана измерения укладываются в байт то 800 байт нужно где то хранить и изменять. Конечно можно и во флеше, но за пару часов игры мы наберем критическое кол-во циклов перезаписи. Жалко макса.

Для тетриса конечно нужно озу , ну может какое-нибудь по-проще да по-дешевле.

Хотя это, конечно , выходит за рамки моего "чувства прекрасного" - система должна быть "на одном чипе".

Тоже вопрос по тактированию(возможно нубский):
На микросхеме 12,14,62,64 пины называются GCLK. Ощущение, что именно они предназначены для задания тактовой частоты, а на вашей плате под это используются обычные пользовательские пины. В чем разница??