Добро пожаловать, Гость
Логин: Пароль: Запомнить меня
  • Страница:
  • 1
  • 2

ТЕМА:

Re: разработка универсальных модулей 15 года 4 мес. назад #288

  • sl_64
  • sl_64 аватар Автор темы
  • Не в сети
  • Осваиваюсь на форуме
  • Осваиваюсь на форуме
  • Сообщений: 21
  • Спасибо получено: 0
Ошибку я нашел но вот как исправить ????
Имеется шина K[15..0] разрядностью 16 бит , два регистра inst34 inst35 разрядностью 8 бит в которые я записываю коэффициент деления вопрос каким образом связать эти регистры с шинойK[15..0???

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Re: разработка универсальных модулей 15 года 4 мес. назад #289

Честно говоря не очень понял проблему, если можно поподробнее.
Еще один момент по вашей схеме, вы пытаетесь с шины "PIC_D[7..0]" управлять направлением передачи
от этой же шины ("SET[3]") . Как только вы в первый раз измените направление передачи,
изменить его обратно вы уже не сможете.

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Re: разработка универсальных модулей 15 года 4 мес. назад #292

  • sl_64
  • sl_64 аватар Автор темы
  • Не в сети
  • Осваиваюсь на форуме
  • Осваиваюсь на форуме
  • Сообщений: 21
  • Спасибо получено: 0
Вот выкладываю предварительный вариант ПОКРИТИКУЙТЕ ПОЖАЛУЙСТА
Вложения:

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Re: разработка универсальных модулей 15 года 4 мес. назад #295

Для начала экспериментов с реальной аппаратурой подходит.
Не понял, как будут меняться адрес при чтении из памяти процессором, точнее,
как вы узнаете что он изменился?

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Re: разработка универсальных модулей 15 года 4 мес. назад #312

  • sl_64
  • sl_64 аватар Автор темы
  • Не в сети
  • Осваиваюсь на форуме
  • Осваиваюсь на форуме
  • Сообщений: 21
  • Спасибо получено: 0
Режим чтения sram .
1) устанавливаем wrpic =0, STM[0] =0
2) Наcтроить коэффициент делителя inst1 К= 40 ,(при тактовой 80мгц) следовательно inst1 сработает через 500 нсек
3) Сигнал на считывание SRAM приходит с PIC18F4xx CLKPIC длительностью 600 нсек, этим же импульсом
запускается в работу inst1(сигнал разрешения endiv придет с inst10) ,через 500 нсек адрес установлен. По спаду CLKPIC можно считать sram установив wrpic=1, RDPIC = 1 на OE установится 0

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Последнее редактирование: от sl_64.

Re: разработка универсальных модулей 15 года 3 дн. назад #500

Молодцы! Только решил освоить эту память, а у вас вопрос уже затронут!:woohoo:

Подскажите, такой вопрос.
У памяти cy7c1019cv33 есть адресная шина А(всегда работает на вход) и есть двунаправленная шина данных IO.
В проекте из одного модуля идет запись, а из другого - чтение. Адресная шина всегда выходящая, а шина данных, в зависимости от модуля - входящая или выходящая.
Логика сделана так, что чтение и запись никогда не произойдут одновременно.
Чтобы привязать к ножке микросхемы, использовал Pin Tool.
Для данных взял bidir и без проблем подвел шины от каждого модуля.(компиляция прошла успешно)
Для адреса взял output и тоже подвел к каждому модулю - ругнулось, что нельзя одновременно подводить два провода!

Как мне правильно решить проблему?

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Re: разработка универсальных модулей 15 года 3 дн. назад #501

Как всегда, сначала спрошу, потом пойду искать ответ!
В ваших уроках про комбинаторную логику(marsohod.org/11-blog/146-quartussch1) нашел мультиплексор LPM_MUX.
Кажется, именно он мне и нужен!:)

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

  • Страница:
  • 1
  • 2
Время создания страницы: 0.128 секунд
Работает на Kunena форум