-
sl_64
-
Автор темы
-
Не в сети
-
Осваиваюсь на форуме
-
-
Сообщений: 21
-
Спасибо получено: 0
-
-
|
Ошибку я нашел но вот как исправить ????
Имеется шина K[15..0] разрядностью 16 бит , два регистра inst34 inst35 разрядностью 8 бит в которые я записываю коэффициент деления вопрос каким образом связать эти регистры с шинойK[15..0???
|
|
Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.
|
-
umarsohod
-
-
Не в сети
-
Администратор
-
-
Сообщений: 816
-
Спасибо получено: 168
-
-
|
Честно говоря не очень понял проблему, если можно поподробнее.
Еще один момент по вашей схеме, вы пытаетесь с шины "PIC_D[7..0]" управлять направлением передачи
от этой же шины ("SET[3]") . Как только вы в первый раз измените направление передачи,
изменить его обратно вы уже не сможете.
|
|
Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.
|
-
sl_64
-
Автор темы
-
Не в сети
-
Осваиваюсь на форуме
-
-
Сообщений: 21
-
Спасибо получено: 0
-
-
|
Вот выкладываю предварительный вариант ПОКРИТИКУЙТЕ ПОЖАЛУЙСТА
|
|
Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.
|
-
umarsohod
-
-
Не в сети
-
Администратор
-
-
Сообщений: 816
-
Спасибо получено: 168
-
-
|
Для начала экспериментов с реальной аппаратурой подходит.
Не понял, как будут меняться адрес при чтении из памяти процессором, точнее,
как вы узнаете что он изменился?
|
|
Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.
|
-
sl_64
-
Автор темы
-
Не в сети
-
Осваиваюсь на форуме
-
-
Сообщений: 21
-
Спасибо получено: 0
-
-
|
Режим чтения sram .
1) устанавливаем wrpic =0, STM[0] =0
2) Наcтроить коэффициент делителя inst1 К= 40 ,(при тактовой 80мгц) следовательно inst1 сработает через 500 нсек
3) Сигнал на считывание SRAM приходит с PIC18F4xx CLKPIC длительностью 600 нсек, этим же импульсом
запускается в работу inst1(сигнал разрешения endiv придет с inst10) ,через 500 нсек адрес установлен. По спаду CLKPIC можно считать sram установив wrpic=1, RDPIC = 1 на OE установится 0
|
|
Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.
Последнее редактирование: от sl_64.
|
-
Петр
-
-
Не в сети
-
Новый участник
-
-
Сообщений: 13
-
Спасибо получено: 1
-
-
|
Молодцы! Только решил освоить эту память, а у вас вопрос уже затронут!:woohoo:
Подскажите, такой вопрос.
У памяти cy7c1019cv33 есть адресная шина А(всегда работает на вход) и есть двунаправленная шина данных IO.
В проекте из одного модуля идет запись, а из другого - чтение. Адресная шина всегда выходящая, а шина данных, в зависимости от модуля - входящая или выходящая.
Логика сделана так, что чтение и запись никогда не произойдут одновременно.
Чтобы привязать к ножке микросхемы, использовал Pin Tool.
Для данных взял bidir и без проблем подвел шины от каждого модуля.(компиляция прошла успешно)
Для адреса взял output и тоже подвел к каждому модулю - ругнулось, что нельзя одновременно подводить два провода!
Как мне правильно решить проблему?
|
|
Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.
|
Время создания страницы: 0.128 секунд