ТЕМА:

umarsohod пишет: с) При этом частота "управляющего клока" должна быть меньше или ровна "Fmax" отчета ТаймингАналайзера.

Эх, сколько бы времени сэкономил, если бы придал внимание Fmax - 68.05 MHz
Попробовал отключить SignalTap и результаты обескуражили Fmax - 41.03 MHz
Думаю что это связано с другими опциями Квартуса, возможно выбрал оптимизацию по количеству занятых логических элементов, а SignalTap как-то этому мешал. Спасибо, теперь стало понятно в какую сторону "копать".

alman пишет: И как его "обмануть"? В настройках поковыраться?

Не это имел в виду. Асинхронные цепи, сформированные клоки, отсутствие некоторых регистров на входах и выходах топ-модуля, не позволяют Квартусу корректно выполнить STA, и выдать реальную частоту всего дизайна. Вместо этого он показывает максимальную частоту только части дизайна, корректно оформленного с точки зрения STA.

Готов держать пари что мой дизайн 100% синхронный. Единственное, что отличает его от "простых" проектов - очень очень очень много комбинационной логики. И 32-х битные шины. И даже одна 40-битная.

Разрядность шин не имеет значения, хоть 10000 бит. Количество логики тоже не имеет значения, только число ступеней логики. Число ступеней можно посмотреть в "Technology Map Viewer".

в отчете STA

Щелкнуть по "Timing Analiysis", и поискать в отчете Fmax.

radikal

Не буду на подобных сайтах смотреть, одна реклама, мне надо с live-SD, загрузиться, чтобы увидеть исходную картинку.