Добро пожаловать, Гость
Логин: Пароль: Запомнить меня
Забыли пароль? Забыли логин? Регистрация
Forum
Наш форум
Языки программирования
ШИМ на verilog
  • Страница:
  • 1
  • 2
  • 3

ТЕМА: ШИМ на verilog

ШИМ на verilog 9 года 6 мес. назад #4498

  • Leka
  • Leka аватар
  • Не в сети
  • Живу я здесь
  • Живу я здесь
  • Сообщений: 635
  • Спасибо получено: 54
Там память просто перераспределяется между ОС и прикладными программами, а суммарный объем не меняется.
Для ПЛИС надо сразу описать все используемые ресурсы, либо делать несколько прошивок, и загружать нужную.
HDL - не программа, а описание схемы.

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

ШИМ на verilog 9 года 6 мес. назад #4500

  • KPN
  • KPN аватар
  • Не в сети
  • Новый участник
  • Новый участник
  • Сообщений: 10
  • Спасибо получено: 0
возникла потребность в графическом изображении схемы реализации ШИМ, делитель частоты на 16 на D-триггерах сделал, а вот как ШИМ теперь сделать из этого? подозреваю нужно использовать компараторы, но как именно не пойму...
Вложения:

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

ШИМ на verilog 9 года 6 мес. назад #4501

Уж лучше перерисуйте с использованием суматора (+1) и регистра нужной разрядности. Потом добавте к этому регистр или шину на хранение коэфициента заполнения и на выходе поставте компаратор и специально обработайте случаи когда на входе будет MAX и MIN значения - чтобы небыло пиков при 0 и при MAX.

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

ШИМ на verilog 9 года 6 мес. назад #4502

  • KPN
  • KPN аватар
  • Не в сети
  • Новый участник
  • Новый участник
  • Сообщений: 10
  • Спасибо получено: 0
но ведь это же не будет эквивалентно написанному коду на verilog'е
необходимо то что написано на verilog преобразовать в схему...

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

ШИМ на verilog 9 года 6 мес. назад #4503

KPN пишет: но ведь это же не будет эквивалентно написанному коду на verilog'е
необходимо то что написано на verilog преобразовать в схему...


Возьмите ваш код на верилоге, откомпилируйте, и посмотрите RTL-вювером, какая получилась схема :)

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

ШИМ на verilog 9 года 6 мес. назад #4504

Так верилог скорее будет компилить в суматор чем в кучу регистров. А к Nразряду на регистрах у вас поплывут фронты..

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

ШИМ на verilog 9 года 6 мес. назад #4505

  • KPN
  • KPN аватар
  • Не в сети
  • Новый участник
  • Новый участник
  • Сообщений: 10
  • Спасибо получено: 0
вот что RTL-viewer нарисовал
Вложения:

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

ШИМ на verilog 9 года 6 мес. назад #4506

Вы уверенны что там вообще что-то видно? Залейте лучше картинку или лучше целый проэкт.. По тому что там у вас - видно что там много лишнего. Недолжно быть так сложно для 4 битного шима.

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Последнее редактирование: от wowa.

ШИМ на verilog 9 года 6 мес. назад #4507

Похоже гожая схема :(
Так в графическом редакторе и рисуйте.

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

ШИМ на verilog 9 года 6 мес. назад #4508

  • KPN
  • KPN аватар
  • Не в сети
  • Новый участник
  • Новый участник
  • Сообщений: 10
  • Спасибо получено: 0
блин, размер архива больше чем допустимый для загрузки :(

Пожалуйста Войти или Регистрация, чтобы присоединиться к беседе.

Последнее редактирование: от KPN.
  • Страница:
  • 1
  • 2
  • 3
Forum
Наш форум
Языки программирования
ШИМ на verilog
Время создания страницы: 0.210 секунд
Работает на Kunena форум