Sidebar
×
Смотрите
Шасси Марсохода
FPGA блог
Форум
Платы FPGA
Марсоход3GW2, GW1NR
Марсоход3, MAX10
MIPSfpga
RISC-V
M02mini, MAX10
Марсоход2RPI, Cyclone IV
Марсоход2bis, Cyclone VI
Марсоход2, Cyclone III
MCY316, Cyclone III
MCY112, Cyclone I
Марсоход, MAX II
МА3128, MAX3128
Intel Quartus Prime
Verilog
Скачать
Магазин
О нас
Тэги
JTAG
Марсоход
программатор MBFTDI
Quartus II
HDMI
Half-step
ИК приемник
FPGA
Altera
тестбенч
MINGW
make dep
modelsim
ПЛИС
удаленное управление
плата Марсоход
USB протокол
bin counter
синус
гитара
RISC-V
VHDL
Марсоход2
ЛУТ
Marsohod3GW
примеры проектов
последовательный порт
MAX10
latch
debug
до-ре-ми
iverilog
MIPSfpga
Altera Quartus II
Quartus Prime
Verilog HDL
БИХ
анимация игрушки
USBBlaster
Verilog
меандр
новогодняя елка
Look-Up Table
Cyclone IV
MCY112
ModelSim
Linux
CPLD
Altera MAX-II
Etherium
Комментарии
Выделение момента изменения сигналов на Verilog
jeckk
01.09.2026 05:38
Спасибо, как раз за утренним кофе зашло! :lol:
Подробнее...
Quartus II. Часть4. Элементы комбинированной логики. Счетчик.
jeckk
30.08.2026 09:52
где постановка задачи, что за rf-триггер, для чего он понадобился
Подробнее...
Симуляция проектов в Quartus Prime v20.1 через редактор Waveform
jeckk
30.08.2026 03:21
у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...
Подробнее...
Введение в Verilog, Третий урок - арифметика и логика
jeckk
29.08.2026 13:46
#1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...
Подробнее...
Пошаговая инструкция для Quartus II: сделаем сумматор
jeckk
26.08.2026 07:23
пол-дня танцев с бубном (для души!) и вчера, и опираясь на ваши основы сделал но своё(ваше не пошло) ...
Подробнее...
На форуме
Нет сообщений для показа
МАРСОХОД
Open Source Hardware Project
Искать...
Программатор MBFTDI
SVF player
Драйвер Quartus II
Режим USB-to-COM
Режим BitBang
Марсоход
MA3128
Марсоход3GW2
Марсоход2bis
Марсоход2RPI
Марсоход3
Общая информация
Warning
: Creating default object from empty value in
/home/nkovach/domains/marsohod.org/public_html/plugins/system/t3/base-bs3/html/com_content/category/default_articles.php
on line
17
Фильтры
Фильтр по заголовку
Кол-во строк:
5
10
15
20
25
30
50
100
Все
Фильтр
Список материалов в категории Общая информация
Заголовок
Дата создания
Просмотры
Шасси для Марсохода
16 марта 2025
Просмотров: 20587
Шилд 7-ми сегментного индикатора
15 сентября 2019
Просмотров: 16236
Плата Марсоход3
10 августа 2015
Просмотров: 142032
Шилд ethernet
09 ноября 2013
Просмотров: 44775
Шилд разъемов
09 ноября 2013
Просмотров: 43629
Помощь
26 мая 2013
Просмотров: 24712
Правила форума
26 мая 2013
Просмотров: 22053
mbftdi - SVF Player
22 мая 2013
Просмотров: 84230
FTDI2232HL Bitbang mode
10 апреля 2013
Просмотров: 90550
Программатор MBFTDI как переходник USB-to-COM
04 апреля 2013
Просмотров: 70290
Проекты Altera Quartus II для плат Марсоход, Марсоход2 и Марсоход3
14 сентября 2012
Просмотров: 278851
Плата Марсоход2
04 сентября 2012
Просмотров: 201350
Программатор MBFTDI
17 октября 2011
Просмотров: 206913
Плата Марсоход
21 января 2010
Просмотров: 265971
Про наш сайт:
13 января 2010
Просмотров: 45754
Смотрите
Шасси Марсохода
FPGA блог
Форум
Платы FPGA
Марсоход3GW2, GW1NR
Марсоход3, MAX10
MIPSfpga
RISC-V
M02mini, MAX10
Марсоход2RPI, Cyclone IV
Марсоход2bis, Cyclone VI
Марсоход2, Cyclone III
MCY316, Cyclone III
MCY112, Cyclone I
Марсоход, MAX II
МА3128, MAX3128
Intel Quartus Prime
Verilog
Скачать
Магазин
О нас
Подписка
Тэги
LMX9838
шаговый двигатель
ПЛИС
JTAG
Altera
RISC-V
Google voice recognition API
поведенческие блоки
мультиплексор
Воспроизведение звука
Система команд
Altera Quartus II
декодер
serial
TFilter
асинхронный сброс
USB core function
MAX II
MAX10
схемотехника
Verilog
FPGA
Cycloen 10GX
MA3128
Cyclone III
Software Defined Radio
Quartus II
шаговые двигатели Raspberry
Шасси
Hardware Freedom Day
altera
SDRAM
GtkWave
Гирлянда
моторчик
Intel
RTLViewer
симуляция
windbg
работа над ошибками
Altera MAX-II
двоичный счетчик
PCAD
перенос
Amber
фронт сигнала
меандр
Verilog на русском
Linux
VHDL
Комментарии
Выделение момента изменения сигналов на Verilog
jeckk
01.09.2026 05:38
Спасибо, как раз за утренним кофе зашло! :lol:
Подробнее...
Quartus II. Часть4. Элементы комбинированной логики. Счетчик.
jeckk
30.08.2026 09:52
где постановка задачи, что за rf-триггер, для чего он понадобился
Подробнее...
Симуляция проектов в Quartus Prime v20.1 через редактор Waveform
jeckk
30.08.2026 03:21
у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...
Подробнее...
Введение в Verilog, Третий урок - арифметика и логика
jeckk
29.08.2026 13:46
#1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...
Подробнее...
Пошаговая инструкция для Quartus II: сделаем сумматор
jeckk
26.08.2026 07:23
пол-дня танцев с бубном (для души!) и вчера, и опираясь на ваши основы сделал но своё(ваше не пошло) ...
Подробнее...
На форуме
Нет сообщений для показа
Подробнее...