Sidebar
×
Смотрите
Шасси Марсохода
FPGA блог
Форум
Платы FPGA
Марсоход3GW2, GW1NR
Марсоход3, MAX10
MIPSfpga
RISC-V
M02mini, MAX10
Марсоход2RPI, Cyclone IV
Марсоход2bis, Cyclone VI
Марсоход2, Cyclone III
MCY316, Cyclone III
MCY112, Cyclone I
Марсоход, MAX II
МА3128, MAX3128
Intel Quartus Prime
Verilog
Скачать
Магазин
О нас
Тэги
button
Cyclone IV
JTAG
Serial Port
модуль Verilog
VHDL
USB receiver
RTLViewer
USB JTAG
MBFTDI
Scr1
управление
иллюминация
процессор ARM
Verilog примеры
дешифратор
ARM v2a
троичная логика
Frambuffer
логический анализатор
CPLD
SDRAM
Quartus II
FPGA
тестбенч
Verilog HDL
dumpvars
симулятор
TAP Controller
driver
condition execution
космос
VGA FONT
Quartus II project
стабильность
Quartus Prime
blakecoin
Марсоход2
modelsim
MAX II
Иридиум
Altera
АЦП
редактор
измерения
плата расширения
testbench
IR-control
CORDIC
SDR radio
Комментарии
Загрузка Quartus Web/Prime
Арина
18.09.2026 10:25
А хооть одна поддерживает циклон 1? нужна вот 8.1 а нет нигде(
Подробнее...
Выделение момента изменения сигналов на Verilog
jeckk
01.09.2026 05:38
Спасибо, как раз за утренним кофе зашло! :lol:
Подробнее...
Quartus II. Часть4. Элементы комбинированной логики. Счетчик.
jeckk
30.08.2026 09:52
где постановка задачи, что за rf-триггер, для чего он понадобился
Подробнее...
Симуляция проектов в Quartus Prime v20.1 через редактор Waveform
jeckk
30.08.2026 03:21
у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...
Подробнее...
Введение в Verilog, Третий урок - арифметика и логика
jeckk
29.08.2026 13:46
#1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...
Подробнее...
На форуме
Нет сообщений для показа
МАРСОХОД
Open Source Hardware Project
Искать...
Программатор MBFTDI
SVF player
Драйвер Quartus II
Режим USB-to-COM
Режим BitBang
Марсоход
MA3128
Марсоход3GW2
Марсоход2bis
Марсоход2RPI
Марсоход3
Общая информация
Warning
: Creating default object from empty value in
/home/nkovach/domains/marsohod.org/public_html/plugins/system/t3/base-bs3/html/com_content/category/default_articles.php
on line
17
Фильтры
Фильтр по заголовку
Кол-во строк:
5
10
15
20
25
30
50
100
Все
Фильтр
Список материалов в категории Общая информация
Заголовок
Дата создания
Просмотры
Шасси для Марсохода
16 марта 2025
Просмотров: 20622
Шилд 7-ми сегментного индикатора
15 сентября 2019
Просмотров: 16590
Плата Марсоход3
10 августа 2015
Просмотров: 142164
Шилд ethernet
09 ноября 2013
Просмотров: 45197
Шилд разъемов
09 ноября 2013
Просмотров: 44094
Помощь
26 мая 2013
Просмотров: 25188
Правила форума
26 мая 2013
Просмотров: 22453
mbftdi - SVF Player
22 мая 2013
Просмотров: 84398
FTDI2232HL Bitbang mode
10 апреля 2013
Просмотров: 90698
Программатор MBFTDI как переходник USB-to-COM
04 апреля 2013
Просмотров: 70414
Проекты Altera Quartus II для плат Марсоход, Марсоход2 и Марсоход3
14 сентября 2012
Просмотров: 279270
Плата Марсоход2
04 сентября 2012
Просмотров: 201546
Программатор MBFTDI
17 октября 2011
Просмотров: 207232
Плата Марсоход
21 января 2010
Просмотров: 266398
Про наш сайт:
13 января 2010
Просмотров: 46478
Смотрите
Шасси Марсохода
FPGA блог
Форум
Платы FPGA
Марсоход3GW2, GW1NR
Марсоход3, MAX10
MIPSfpga
RISC-V
M02mini, MAX10
Марсоход2RPI, Cyclone IV
Марсоход2bis, Cyclone VI
Марсоход2, Cyclone III
MCY316, Cyclone III
MCY112, Cyclone I
Марсоход, MAX II
МА3128, MAX3128
Intel Quartus Prime
Verilog
Скачать
Магазин
О нас
Подписка
Тэги
кормушка
MBFTDI
ARM v2a
Altera
Альтера
Look-Up Table
мотор
make vmlinux
FPGA
работа над ошибками
Quartus II
назначения в проекте
iverilog
управление
breadboard
ПЛИС
Dhrystone
спектр
MCY112
USB host
АЦП
boot-loader
презентация
Icarus Verilog
Verilog
протокол
clock domain
ИК управление
XMODEM
ДНК
разводка платы
ternary logic
8211E
USBTerm
Android
ModelSim
GOWIN
Verilog HDL
Source
MAX10
island- style FPGA
pipeline
плата Марсоход
Verilog примеры
гитара
FIFO
триггер
контроллер памяти
шаговый двигатель
Spectra-Q
Комментарии
Загрузка Quartus Web/Prime
Арина
18.09.2026 10:25
А хооть одна поддерживает циклон 1? нужна вот 8.1 а нет нигде(
Подробнее...
Выделение момента изменения сигналов на Verilog
jeckk
01.09.2026 05:38
Спасибо, как раз за утренним кофе зашло! :lol:
Подробнее...
Quartus II. Часть4. Элементы комбинированной логики. Счетчик.
jeckk
30.08.2026 09:52
где постановка задачи, что за rf-триггер, для чего он понадобился
Подробнее...
Симуляция проектов в Quartus Prime v20.1 через редактор Waveform
jeckk
30.08.2026 03:21
у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...
Подробнее...
Введение в Verilog, Третий урок - арифметика и логика
jeckk
29.08.2026 13:46
#1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...
Подробнее...
На форуме
Нет сообщений для показа
Подробнее...