Sidebar
×
Смотрите
Шасси Марсохода
FPGA блог
Форум
Платы FPGA
Intel Quartus Prime
Verilog
Скачать
Магазин
О нас
Тэги
risc-v
Сколково
FIFO
contest
MTBF
Уроки Verilog HDL
Verilog
уроки Altera Quartus II
новая плата Марсоход
Система команд
condition execution
Gowin
Full-step
датчик температуры
arm-none-linux-gnueabi-gcc
SoC Amber
ДНК
скрипт
Cyclone III
цветомузыка
Ethernet
Jukebox
XMODEM
Quartus II
MBFTDI
MAX10
Android
шаговый мотор
САПР
ALtera
плата Марсоход
ModelSim
цифровая логика
моторчик
Verilog Gotcha
Марсоход3
часы
MA3128
JTAG Server
ПЛИС
Altera RTLViewer
Altera Quartus II
Marsohod2RPI
dumpvars
tesbench
7-segment
OpenCores
MAX3000A
синхронный сброс
Software Defined Radio
Комментарии
Загрузка Quartus Web/Prime
Арина
18.09.2026 10:25
А хооть одна поддерживает циклон 1? нужна вот 8.1 а нет нигде(
Подробнее...
Выделение момента изменения сигналов на Verilog
jeckk
01.09.2026 05:38
Спасибо, как раз за утренним кофе зашло! :lol:
Подробнее...
Quartus II. Часть4. Элементы комбинированной логики. Счетчик.
jeckk
30.08.2026 09:52
где постановка задачи, что за rf-триггер, для чего он понадобился
Подробнее...
Симуляция проектов в Quartus Prime v20.1 через редактор Waveform
jeckk
30.08.2026 03:21
у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...
Подробнее...
Введение в Verilog, Третий урок - арифметика и логика
jeckk
29.08.2026 13:46
#1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...
Подробнее...
На форуме
Нет сообщений для показа
МАРСОХОД
Open Source Hardware Project
Искать...
Программатор MBFTDI
SVF player
Драйвер Quartus II
Режим USB-to-COM
Режим BitBang
Марсоход
MA3128
Марсоход3GW2
Марсоход2bis
Марсоход2RPI
Марсоход3
Скачать FPGA проекты, документацию или драйвера
Проекты FPGA
Проекты для платы Марсоход3 с чипом MAX10
(8)
Проекты Altera Quartus II для платы Марсоход2
(22)
Проекты Altera Quartus II для платы Марсоход
(71)
Ordering
Упорядочить по возрастанию
Упорядочить по убыванию
Заголовок по возрастанию
Заголовок по убыванию
Дата по возрастанию
Дата по убыванию
Filename Ascending
Filename Descending
Rating Count Ascending
Rating Count Descending
Rating Ascending
Rating Descending
Downloads Ascending
Downloads Descending
Показать
5
10
15
20
50
Все
Powered by
Phoca Download
Смотрите
Шасси Марсохода
FPGA блог
Форум
Платы FPGA
Intel Quartus Prime
Verilog
Скачать
Магазин
О нас
Подписка
Тэги
UsbBlaster
тестбенч
Half-step
АЦП
Altera
7-Segment
Quartus Prime
Quartus Web
Linux
отладка
CodeBench
финал
программатор
HC-SR04
Космос
шасси
bitbang
Quartus II
DipTrace
Verilog
Астротрекер
Сколково
анализатор протокола USB
Gray Code
USB11 Host
risc-v
ASCII
make menuconfig
синусоида
ИК
синус
python
dumpfile
делитель частоты
схема программатора
плата разъемов
ЛУТ
counter
лабораторная
Marsohod3GW
Уроки Verilog HDL
Марсоход3bis
спектр
MAX10
branch
debug
ИК приемник
MAX II
make dep
USB приемник
Комментарии
Загрузка Quartus Web/Prime
Арина
18.09.2026 10:25
А хооть одна поддерживает циклон 1? нужна вот 8.1 а нет нигде(
Подробнее...
Выделение момента изменения сигналов на Verilog
jeckk
01.09.2026 05:38
Спасибо, как раз за утренним кофе зашло! :lol:
Подробнее...
Quartus II. Часть4. Элементы комбинированной логики. Счетчик.
jeckk
30.08.2026 09:52
где постановка задачи, что за rf-триггер, для чего он понадобился
Подробнее...
Симуляция проектов в Quartus Prime v20.1 через редактор Waveform
jeckk
30.08.2026 03:21
у меня чего-то никак не показывает выходные led-значения вот эти два места как у вас 00010001... ( ...
Подробнее...
Введение в Verilog, Третий урок - арифметика и логика
jeckk
29.08.2026 13:46
#1 какое значение посту 16.01.2022 03:08 какое значение поступает на выходе операции сравнения? Я ...
Подробнее...
На форуме
Нет сообщений для показа
Подробнее...